1. 一种集成双自偏置MOS的SiC MOSFET器件，其特征在于，该器件包括N+衬底区、位于所述N+衬底区表面的N‑漂移区、位于所述N‑漂移区表面的主MOS以及位于所述N‑漂移区表面且分布在所述主MOS两侧的第一双自偏置MOS和第二双自偏置MOS；

所述第一双自偏置MOS和第二双自偏置MOS结构相同，且呈对称分布；所述第一双自偏置MOS和第二双自偏置MOS均包括自偏置PMOS和自偏置NMOS；所述自偏置PMOS用于控制浮空和钳位；所述自偏置NMOS用于反向导通；

所述第一双自偏置MOS和第二双自偏置MOS均包括P‑well区、P+区、第二多晶硅区、第二绝缘介质层、P‑base区、第二N+源区和P+漏区；所述P‑well区位于所述N‑漂移区表面；所述P+区位于所述P‑well区左上方或右上方；所述第二多晶硅区位于所述P‑well和P+区上方，且通过所述第二绝缘介质层与所述第二N+源区、P‑base区、N‑漂移区、P‑well区和P+区相隔；

所述P‑base区位于所述N‑漂移区表面，且与所述主MOS相邻；所述第二N+源区位于所述P‑base区左上方或右上方；所述P+漏区位于所述P‑base区表面，且与所述主MOS相邻；

所述P‑well区作为所述自偏置PMOS的源极；所述第二N+源区作为所述自偏置NMOS的源极；所述P+漏区作为所述自偏置PMOS的漏极；所述第二多晶硅区作为所述自偏置PMOS和自偏置NMOS的栅极；所述自偏置NMOS的漏极与所述主MOS的漏极连接；

所述自偏置PMOS的漏极和栅极短接；所述自偏置NMOS的源极和栅极短接。

2. 根据权利要求1所述的SiC MOSFET器件，其特征在于，所述主MOS包括第一多晶硅区、第一N+源区和第一绝缘介质层；所述第一多晶硅区位于所述N‑漂移区上方，且被所述第一绝缘介质层完全包裹；所述第一N+源区分布在所述第一多晶硅区两侧，通过所述第一绝缘介质层与所述第一多晶硅区相隔。

3. 根据权利要求1所述的SiC MOSFET器件，其特征在于，在该器件的横向方向上，所述P‑well区较所述第二绝缘介质层凸出一部分，该凸出部分用于增强所述自偏置PMOS的导通能力。

4. 根据权利要求1所述的SiC MOSFET器件，其特征在于，该器件还包括源极金属接触区，所述源极金属接触区位于该器件的顶部；

所述源极金属接触区分别与主MOS的源极、自偏置PMOS的漏极和栅极以及自偏置NMOS的源极和栅极连接。

5.根据权利要求1所述的SiC MOSFET器件，其特征在于，该器件还包括漏极金属接触区，所述漏极金属接触区位于该器件的底部；

所述漏极金属接触区分别与主MOS的漏极和自偏置NMOS的漏极连接。