1.一种低寄生电感高功率密度双面散热的功率模块，其特征在于，包括：

上DBC衬板和下DBC衬板，所述下DBC衬板与所述上DBC衬板平行设置，且与所述上DBC衬板的相应端口电连接；

在所述上DBC衬板和所述下DBC衬板上均设置有4颗芯片、功率端子、铜块连接器、栅极铜面、开尔文源极铜面、输出端子以及键合线；

其中，所述功率端子设置在所述上DBC衬板和所述下DBC衬板的同侧，所述上DBC衬板和所述下DBC衬板的功率端子均包括DC+功率端子和DC‑功率端子，且所述DC+功率端子与所述DC‑功率端子相互交错排列；所述上DBC衬板与所述下DBC衬板上通过所述铜块连接器连接；

所述输出端子设置在远离所述功率端子的一侧；所述栅极铜面和开尔文源极铜面相邻设置在所述上DBC衬板和所述下DBC衬板内部；所述芯片与栅极铜面、开尔文源极铜面通过所述键合线连接；

所述上DBC衬板包括第一绝缘层、第一散热层、第一金属层、上板栅极铜面和上板开尔文源极铜面；设置在所述上DBC衬板内的栅极铜面为上板栅极铜面，设置在所述上DBC衬板内的开尔文源极铜面为上板开尔文源极铜面；所述第一绝缘层设置在所述第一金属层和所述第一散热层之间；所述芯片设置在所述第一金属层的对应位置上；

所述下DBC衬板包括第二绝缘层，第二散热层、第二金属层、下板栅极铜面和下板开尔文源极铜面；设置在所述下DBC衬板内的栅极铜面为下板栅极铜面，设置在所述下DBC衬板内的开尔文源极铜面为下板开尔文源极铜面；所述第二绝缘层设置在所述第二金属层和所述第二散热层之间；所述芯片设置在所述第二金属层的对应位置上；

在所述上板栅极铜面和所述下板栅极铜面上均相邻设置有栅极端子；所述上板栅极铜面与相邻的栅极端子相连；所述下板栅极铜面与相邻的栅极端子相连；在所述上板开尔文源极铜面和所述下板开尔文源极铜面均相邻设置有开尔文源极端子，所述上板开尔文源极铜面与相邻的开尔文源极端子相连；所述下板开尔文源极铜面与相邻的开尔文源极端子相连；

所述第一金属层包括第一功率铜面、第二功率铜面、第三功率铜面、第四功率铜面、第五功率铜面、第六功率铜面、第七功率铜面和第八功率铜面；

所述第二金属层包括第九功率铜面、第十功率铜面、第十一功率铜面、第十二功率铜面、第十三功率铜面、第十四功率铜面、第十五功率铜面和第十六功率铜面；

其中，所述第一功率铜面与第二功率铜面组成一个第一铜面区域；所述第三功率铜面与第四功率铜面组成第二铜面区域；第五功率铜面与第六功率铜面组成第一铜面区域；所述第七功率铜面与第八功率铜面组成第二铜面区域；所述第九功率铜面与第十功率铜面组成第一铜面区域；第十一功率铜面与第十二功率铜面组成第二铜面区域；所述第十三功率铜面与第十四功率铜面组成第一铜面区域；所述第十五功率铜面与第十六功率铜面组成第二铜面区域；所述第一铜面区域与第二铜面区域交错排列；

所述功率端子包括第一功率端子、第二功率端子、第三功率端子、第四功率端子、第五功率端子、第六功率端子、第七功率端子和第八功率端子；

其中，第一功率端子、第三功率端子、第六功率端子和第八功率端子为DC‑功率端子；第二功率端子、第四功率端子、第五功率端子和第七功率端子为DC+功率端子；所述第一功率端子与所述第二功率铜面相连；所述第二功率端子与所述第四功率铜面相连；所述第三功率端子与第六功率铜面相连，所述第四功率端子与第八功率铜面相连；所述第五功率端子与第十功率铜面相连；所述第六功率端子与第十二功率铜面相连；所述第七功率端子与第十四功率铜面相连，所述第八功率端子与第十六功率铜面相连。

2.根据权利要求1所述的低寄生电感高功率密度双面散热的功率模块，其特征在于，所述输出端子包括第一输出端子和第二输出端子；所述第一输出端子设置在所述第一绝缘层、所述第一功率铜面、所述第三功率铜面、所述第五功率铜面和所述第七功率铜面远离所述功率端子一侧，与所述第一绝缘层、所述第一功率铜面、所述第三功率铜面、所述第五功率铜面和所述第七功率铜面相连；

所述第二输出端子设置在所述第二绝缘层、所述第九功率铜面、所述第十一功率铜面、所述第十三功率铜面和所述第十五功率铜面远离所述功率端子一侧，与所述第二绝缘层、所述第九功率铜面、所述第十一功率铜面、所述第十三功率铜面和所述第十五功率铜面相连。

3.根据权利要求2所述的低寄生电感高功率密度双面散热的功率模块，其特征在于，所述铜块连接器包括第一铜块连接器、第二铜块连接器、第三铜块连接器、第四铜块连接器、第五铜块连接器、第六铜块连接器、第七铜块连接器、第八铜块连接器、第九铜块连接器、第十铜块连接器、第十一铜块连接器、第十二铜块连接器、第十三铜块连接器和第十四铜块连接器；

其中，所述第一铜块连接器一侧与第二功率铜面相连；所述第九铜块连接器一侧与第十功率铜面相连，所述第一铜块连接器另一侧与所述第九铜块连接器另一侧相连；所述第二铜块连接器一侧与所述第四功率铜面相连；所述第八铜块连接器一侧与第十二功率铜面相连；所述第一铜块连接器另一侧与所述第八铜块连接器另一侧相连；所述第三铜块连接器一侧与所述第四功率铜面相连；所述第十一铜块连接器一侧与第十四功率铜面相连；所述第三铜块连接器另一侧与所述第十一铜块连接器另一侧相连；所述第四铜块连接器一侧与所述第六功率铜面相连；所述第十铜块连接器一侧与第十二功率铜面相连；所述第四铜块连接器另一侧与所述第十铜块连接器另一侧相连；所述第五铜块连接器一侧与所述第六功率铜面相连；所述第十二铜块连接器一侧与第十二功率铜面相连；所述第五铜块连接器另一侧与所述第十二铜块连接器另一侧相连；所述第六铜块连接器一侧与所述第六功率铜面相连；所述第十四铜块连接器一侧与所述第十六功率铜面相连；所述第六铜块连接器另一侧与所述第十四铜块连接器另一侧相连；所述第七铜块连接器一侧与所述第八功率铜面相连；所述第十三铜块连接器一侧与所述第十四功率铜面相连；所述第七铜块连接器另一侧与所述第十三铜块连接器另一侧相连。

4.根据权利要求3所述的低寄生电感高功率密度双面散热的功率模块，其特征在于，设置在所述下DBC衬板的4颗芯片包括第一芯片、第二芯片、第三芯片和第四芯片；设置在所述上DBC衬板的4颗芯片包括第五芯片、第六芯片、第七芯片和第八芯片(1H)；

所述第一芯片连接在所述第一功率铜面的对应位置上；所述第二芯片连接在所述第四功率铜面的对应位置上；所述第三芯片连接在所述第五功率铜面的对应位置上；所述第四芯片连接在所述第八功率铜面的对应位置上；所述第五芯片连接在所述第十功率铜面的对应位置上；所述第六芯片连接在所述第十一功率铜面的对应位置上；所述第七芯片连接在所述第十四功率铜面的对应位置上；所述第八芯片(1H)连接在所述第十五功率铜面的对应位置上。

5.根据权利要求4所述的低寄生电感高功率密度双面散热的功率模块，其特征在于，所述上板开尔文源极铜面包括第一开尔文源极铜面、第二开尔文源极铜面、第三开尔文源极铜面和第四开尔文源极铜面；所述下板开尔文源极铜面包括第五开尔文源极铜面、第六开尔文源极铜面、第七开尔文源极铜面和第八开尔文源极铜面；

其中，所述第一开尔文源极铜面与第三开尔文源极铜面位于同一侧；所述第二开尔文源极铜面与第四开尔文源极铜面位于同一侧；所述第一开尔文源极铜面与所述第二开尔文源极铜面位于不同侧；所述第五开尔文源极铜面与第七开尔文源极铜面位于同一侧；所述第六开尔文源极铜面与第八开尔文源极铜面位于同一侧；所述第五开尔文源极铜面与所述第六开尔文源极铜面位于不同侧；

所述上板栅极铜面包括第一栅极铜面、第二栅极铜面、第三栅极铜面和第四栅极铜面；

所述下板栅极铜面包括第五栅极铜面、第六栅极铜面、第七栅极铜面和第八栅极铜面；其中，栅极铜面与对应的开尔文源极铜面相邻。

6.根据权利要求5所述的低寄生电感高功率密度双面散热的功率模块，其特征在于，所述键合线包括第一键合线、第二键合线、第三键合线、第四键合线、第五键合线、第六键合线、第七键合线、第八键合线、第九键合线、第十键合线、第十一键合线、第十二键合线、第十三键合线、第十四键合线、第十五键合线、第十六键合线、第十七键合线、第十八键合线、第十九键合线、第二十键合线、第二十一键合线、第二十二键合线、第二十三键合线、第二十四键合线；

所述第一键合线一侧与所述第一芯片相连，另一侧与所述第二功率铜面相连；所述第二键合线一侧与所述第二芯片相连，另一侧与所述第三功率铜面相连；所述第三键合线一侧与所述第三芯片相连，另一侧与所述第六功率铜面相连；所述第四键合线一侧与所述第四芯片相连，另一侧与所述第七功率铜面相连；所述第五键合线一侧与所述第五芯片相连，另一侧与所述第九功率铜面相连；所述第六键合线一侧与所述第六芯片相连，另一侧与所述第十二功率铜面相连；所述第七键合线一侧与所述第七芯片相连，另一侧与所述第十三功率铜面相连；所述第八键合线一侧与所述第八芯片相连，另一侧与所述第十六功率铜面相连；所述第九键合线一侧与所述第一芯片相连，另一侧与所述第一栅极铜面相连；所述第十键合线一侧与所述第二芯片相连，另一侧与所述第二栅极铜面相连；所述第十一键合线一侧与所述第三芯片相连，另一侧与所述第三栅极铜面相连；所述第十二键合线一侧与所述第四芯片相连，另一侧与所述第四栅极铜面相连；所述第十三键合线一侧与所述第五芯片相连，另一侧与所述第五栅极铜面相连；所述第十四键合线一侧与所述第六芯片相连，另一侧与所述第六栅极铜面相连；所述第十五键合线一侧与所述第七芯片相连，另一侧与所述第七栅极铜面相连；所述第十六键合线一侧与所述第八芯片相连，另一侧与所述第八栅极铜面相连；所述第十七键合线一侧与所述第一芯片相连，另一侧与所述第一开尔文源极铜面相连；所述第十八键合线一侧与所述第二芯片相连，另一侧与所述第二开尔文源极铜面相连；所述第十九键合线一侧与所述第三芯片相连，另一侧与所述第三开尔文源极铜面相连；所述第二十键合线一侧与所述第四芯片相连，另一侧与所述第四开尔文源极铜面相连；所述第二十一键合线一侧与所述第五芯片相连，另一侧与所述第五开尔文源极铜面相连；所述第二十二键合线一侧与所述第六芯片相连，另一侧与所述第六开尔文源极铜面相连；所述第二十三键合线一侧与所述第七芯片相连，另一侧与所述第七开尔文源极铜面相连；所述第二十四键合线一侧与所述第八芯片相连，另一侧与所述第八开尔文源极铜面相连。

7.一种低寄生电感高功率密度双面散热的功率模块的制备方法，其特征在于，制备如权利要求1至6任一项所述的低寄生电感高功率密度双面散热的功率模块，所述制备方法包括：第一步，选择上DBC衬板和下DBC衬板，并通过钢网在准备好的上DBC衬板和下DBC衬板的表面焊膏；

第二步，通过贴片机将芯片分别放置在上DBC衬板和下DBC衬板的指定位置，利用石墨夹具放入真空焊接炉中进行真空焊接；

第三步，使用超声清洗设备对第二步完成的芯片和衬板表面进行清洗，以去除残留的焊膏；

第四步，通过键合机将芯片源极、栅极铜面和开尔文源极铜面连接；

第五步，通过钢网在铜块连接器表面、功率铜面表面和陶瓷基板表面涂抹焊膏；

第六步，通过石墨夹具将衬板、铜块连接器、功率端子固定，然后置于真空焊接炉中进行真空焊接；

第七步，利用超声清洗设备对第六步完成的衬板、功率端子和铜块连接器进行清洗以去除残留的焊膏；

第八步，在真空灌封炉中，将绝缘材料注入第七步完成后得到的模块，以进行灌封得到低寄生电感高功率密度双面散热的功率模块。