1.一种TO封装功率半导体器件结构优化设计方法，其特征在于，该方法包含如下处理步骤：

(1)基于待优化TO封装功率半导体器件，定义坐标系；

(2)定义优化目标、设计变量、约束；

(3)建立有限元分析模型M0；

(4)建立第一应力响应面和第一翘曲响应面；

(5)建立第一优化模型M1；

(6)求解第一优化模型M1输出最优解；

(7)建立第二应力响应面和第二翘曲响应面；

(8)建立第二优化模型M2；

(9)求解第二优化模型M2输出最优解；

在步骤(1)中所述待优化TO封装功率半导体器件包括芯片、焊层、引线框架、塑封包、键合丝；所述芯片的下表面通过所述焊层与所述引线框架的基底上表面联接，所述芯片的输入输出接口通过所述键合丝与所述引线框架的引脚联结；所述芯片、所述引线框架、所述键合丝被所述塑封包半包封，所述引线框架的所述引脚、所述基底下表面暴露在所述塑封包外；所述坐标系为空间直角坐标系，包含原点O、X方向、Y方向、Z方向，所述原点O在所述基底上表面的中心位置，所述X方向与所述引脚轴向平行，所述Z方向为所述基底上表面的法向，所述Y方向与所述X方向和所述Z方向均垂直；所述基底上表面的尺寸为XB、YB，所述芯片和所述焊层在所述X方向、所述Y方向的尺寸一致；

在步骤(2)中所述优化目标为最小化芯片的翘曲，即在Z方向上的变形，写成D；所述设计变量包括第一设计变量、第二设计变量、第三设计变量；所述第一设计变量、所述第二设计变量为所述芯片在所述X方向和所述Y方向上的结构尺寸，写成XC、YC；XC取值范围的上、下边界为XL＝0mm、XU＝XB；YC取值范围的上、下边界为YL＝0mm、YU＝YB；所述第三设计变量为所述芯片的中心点位置尺寸XP；所述约束包括应力约束、面积约束；所述应力约束为S≤S0，S表示所述芯片上的最大应力，S0表示许用应力；所述面积约束为A≥A0，A＝XC·YC表示所述芯片的上表面面积，A0表示需求面积；

在步骤(5)中所述建立第一优化模型M1是以XC、YC为设计变量，DR1(XC,YC)为优化目标，SR1(XC,YC)≤S0、XC·YC≥A0为约束，可写成：min DR1(XC,YC)

s.t.SR1(XC,YC)≤S0,XC·YC≥A0,XL≤XC≤XU,YL≤YC≤YU其中min表示最小化，s.t.表示约束；

在步骤(6)中所述求解第一优化模型M1输出最优解是指调用现有数值分析软件的优化* *

求解器对所述第二优化模型M2求解，得到XC、YC的最优解XC、YC；

在步骤(8)中所述建立第二优化模型M2是以XP为设计变量，DR2(XP)为优化目标，SR2(XP)≤S0为约束，可写成：

minDR2(XP)

s.t.SR2(XP)≤S0,XPL≤XP≤XPU在步骤(9)中所述求解第二优化模型M2输出最优解是指调用所述现有数值分析软件的*

优化求解器对所述第二优化模型M2求解，得到XP最优解XP。

2.根据权利要求1所述的一种TO封装功率半导体器件结构优化设计方法，在步骤(3)中所述建立有限元分析模型M0的步骤为：(3.1)建立有限元结构，包括芯片体、焊层体、框架体、塑封体，全部设置为体单元，分别对应所述芯片、所述焊层、所述引线框架、所述塑封包；

(3.2)设置材料属性，包括所述芯片体、所述焊层体、所述框架体、所述塑封体的密度、导热系数、热胀系数、比热容、泊松比；所述芯片体、所述框架体的弹性模量；所述焊层体、所述塑封体的弹性模量‑温度表；所述焊层体的温度‑应力‑非弹性应变表；

(3.3)设置约束关系，包括对所述塑封体与所述框架体之间的接触面、所述芯片体与所述焊层体之间的接触面、所述焊层体与所述框架体之间的接触面设置绑定约束；

(3.4)设置边界条件，包括对所述框架体上的引脚端设置固支边界，对所述框架体的基底体下表面设置对流换热边界参数：对流换热系数、环境温度；

(3.5)设置载荷，是指在芯片体上表面设置功耗载荷；

(3.6)设置求解器，所述求解器为现有商业有限元软件的温度位移耦合求解器；

(3.7)输出结果，包括芯片体上的最大应力和翘曲程度，分别对应所述应力约束中的S和所述优化目标中的D。

3.根据权利要求1所述的一种TO封装功率半导体器件结构优化设计方法，在步骤(4)中所述建立第一应力响应面和第一翘曲响应面的步骤为：(4.1)选取所述第一设计变量、所述第二设计变量的样本，在所述XC取值范围、所述YC取值范围中分别随机选取9组XC、YC的样本；

(4.2)计算所述XC、YC的样本的响应值，将所述XC、YC的样本分别代入所述有限元分析模型M0，得到第一应力响应值和第一翘曲响应值；

(4.3)拟合所述第一应力响应面和所述第一翘曲响应面，基于所述XC、YC的样本和所述第一应力响应值，拟合得到所述第一应力响应面SR1(XC,YC)：

2 2

SR1＝a0+a1·XC+a2·YC+a3·XC+a4·YC+a5·XC·YC基于所述XC、YC的样本和所述第一翘曲响应值，拟合得到第一翘曲响应面DR2(XC,YC)：

2 2

DR1＝b0+b1·XC+b2·YC+b3·XC+b4•YC+b5•XC•YC其中a0、a1、a2、a3、a4、a5，b0、b1、b2、b3、b4、b5分别为SR1和DR1中的系数。

4.根据权利要求1所述的一种TO封装功率半导体器件结构优化设计方法，在步骤(7)中所述建立第二应力响应面和第二翘曲响应面的步骤为：(7.1)计算所述第三设计变量的取值范围，所述第三设计变量XP取值范围的上、下边界* *

为XPL＝‑0.5·(XB‑XC)、XPU＝0.5·(XB‑XC)；

(7.2)选取XP的样本，在所述XP取值范围中选取5组样本；

* *

(7.3)计算样本的响应值，将XC 、YC 代入所述有限元分析模型M0，并将所述XP的样本分别代入所述有限元分析模型M0，得到第二应力响应值和第二翘曲响应值；

(7.4)拟合所述第二应力响应面和所述第二翘曲响应面，基于所述XP的样本和所述第二应力响应值，拟合得到所述第二应力响应面SR2(XP)：

2 3 4

SR2＝c0+c1·XP+c2·XP+c3•XP+c4•XP基于所述XC、YC的样本和所述第二翘曲响应值，拟合得到第二翘曲响应面DR2(XC,YC)：

2 3 4

DR2＝d0+d1•XP+d2·XP+d3•XP+d4•XP其中c0、c1、c2、c3、c4，d0、d1、d2、d3、d4分别为SR2和DR2中的系数。