1.用于级联增强型GaN HEMT器件的低寄生参数封装结构，其特征是，包括：高压耗尽型晶体管(10)、低压增强型晶体管(11)、电压调整电路(30)、第一导电基板(J0)、第二导电基板(J31)、第三导电基板(J32)、第四导电基板(J33)、第一绑定线(B31)、第二绑定线(B32)和第三绑定线(B33)；第二导电基板(J31)、第三导电基板(J32)和第四导电基板(J33)的背面分别采用绝缘胶粘接在第一导电基板(J0)的正面；低压增强型晶体管(11)的栅极连接到第三导电基板(J32)的正面，第三导电基板(J32)的正面还通过第二绑定线(B32)连接到整个封装结构的栅极；低压增强型晶体管(11)的漏极连接到第四导电基板(J33)的正面，第四导电基板(J33)的正面还连接到电压调整电路(30)的上端和高压耗尽型晶体管(10)的源极；

高压耗尽型晶体管(10)的栅极连接到第一导电基板(J0)的正面、电压调整电路(30)的下端和整个封装结构的源极；高压耗尽型晶体管(10)的漏极连接到第二导电基板(J31)的正面，第二导电基板(J31)的正面还通过第一绑定线(B31)连接到整个封装结构的漏极；低压增强型晶体管(11)的源极通过第三绑定线(B33)连接到第一导电基板(J0)的正面；低压增强型晶体管(11)的源极、高压耗尽型晶体管(10)的栅极和电压调整电路(30)的下端被连接在一起并且被电连接到整个封装结构的源极引线，低压增强型晶体管(11)的栅极电连接到整个封装结构的栅极引线，高压耗尽型晶体管(10)的漏极电连接到整个封装结构的漏极引线，高压耗尽型晶体管(10)的源极电连接到低压增强型晶体管(11)的漏极和电压调整电路(30)的上端。

2.根据权利要求1所述的用于级联增强型GaN HEMT器件的低寄生参数封装结构，其特征是：所述低压增强型晶体管(11)采用VDMOS器件，采用倒装焊之后，其栅极和漏极分别直接通过导电焊料焊接在第三导电基板(J32)正面和第四导电基板(J33)正面。

3.根据权利要求1所述的用于级联增强型GaN HEMT器件的低寄生参数封装结构，其特征是：所述高压耗尽型晶体管(10)为平面器件，其栅极直接通过导电焊料焊接在第一导电基板(J0)正面，其源极通过导电焊料焊接在第四导电基板(J33)正面，其漏极通过导电焊料焊接在第二导电基板(J31)正面。

4.根据权利要求2或3所述的用于级联增强型GaN HEMT器件的低寄生参数封装结构，其特征是：所述绝缘胶和导电焊料的厚度均为20μm-40μm，并且两种材料的耐温特性相当。

5.权利要求1-4任一项所述的用于级联增强型GaN HEMT器件的低寄生参数封装结构的封装方法，其特征在于，包括如下步骤：

步骤一，在第一导电基板(J0)正面涂3处绝缘胶，第一绝缘胶、第二绝缘胶和第三绝缘胶分别对应第二、第三及第四导电基板的位置；

步骤二，将第二、第三及第四导电基板的反面分别通过第一绝缘胶、第二绝缘胶和第三绝缘胶进行固定；

步骤三，在第一、第二、第三和第四导电基板的正面上需要连接器件电极的位置涂导电焊料，导电焊料分别对应高压耗尽型晶体管(10)的漏极、低压增强型晶体管(11)的栅极、低压增强型晶体管(11)的漏极、高压耗尽型晶体管(10)的源极、高压耗尽型晶体管(10)的栅极、电压调整电路(30)的上端以及电压调整电路(30)的下端；

步骤四，高压耗尽型晶体管(10)、低压增强型晶体管(11)及电压调整电路(30)的对应电极通过步骤三涂覆的导电焊料与导电基板正面进行电连接；

步骤五，烘烤工艺，将上一步骤完成的器件放入烘箱，充入氮气作为保护气体，确保烘箱内的氧气含量保持在100ppm以下；烘烤完成后，待烘箱内的温度降低至室温，拿出芯片；

步骤六，压焊工艺，烘烤完成后送入压焊机物料轨道，依照调试好的图像识别和布线方案进行打线，压焊完成之后进行检测；

步骤七，将步骤六检测合格的器件进行封装体注塑固定。

6.根据权利要求5所述的用于级联增强型GaN HEMT器件的低寄生参数封装结构的封装方法，其特征在于：步骤一所使用绝缘胶和所述步骤三所使用导电焊料的厚度均为20μm-40μm，并且两种材料的耐温特性相当。