利索能及
我要发布
收藏
专利号: 2017113512942
申请人: 西安科锐盛创新科技有限公司
专利类型:发明专利
专利状态:已下证
更新日期:2024-12-10
缴费截止日期: 暂无
联系人

摘要:

权利要求书:

1.一种基于二极管的集成电路抗静电转接板的制备方法,其特征在于,包括:(a)选取硅基衬底;

(b)在所述硅基衬底中第一指定区域制作二极管;

(c)在所述硅基衬底中第二指定区域和第三指定区域分别制作TVS孔和隔离沟槽;

(d)采用二氧化硅材料和金属材料分别对所述隔离沟槽和所述TVS孔进行填充;

(e)在所述TSV孔与所述二极管上表面制作金属互连线以使所述TSV孔与所述二极管相连接;

(f)去除所述硅基衬底底部部分材料,以在所述硅基衬底底部露出所述TSV孔、所述隔离沟槽及所述二极管;

(g)在所述TSV孔与所述二极管下表面制作凸点。

2.根据权利要求1所述的制备方法,其特征在于,所述硅基衬底的掺杂浓度为3×1014~

17 -3

5×10 cm 。

3.根据权利要求1所述的制备方法,其特征在于,步骤(b)包括:(b1)采用光刻工艺,在所述硅基衬底上表面制作第一离子待注入区域;

(b2)采用带胶离子注入工艺,通过所述第一离子待注入区域掺入硼以在所述硅基衬底中形成P+区域;

(b3)采用光刻工艺,在所述硅基衬底下表面制作第二离子待注入区域;

(b4)采用带胶离子注入工艺,通过所述第二离子待注入区域掺入磷以在所述硅基衬底中形成N+区域;

(b5)在950~1100℃温度下,将包括所述P+区域、所述N+区域的整个材料进行退火处理,以激活所述P+区域与所述N+区域中掺入的杂质;其中,所述P+区域、所述N+区域及所述P+区域与所述N+区域之间的所述硅基衬底形成二极管结构。

4.根据权利要求3所述的制备方法,其特征在于,步骤(c)包括:(c1)采用光刻工艺,在所述硅基衬底上制作第一待刻蚀区域与第二待刻蚀区域;

(c2)采用深度反应离子刻蚀工艺,在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底,分别形成所述TSV孔与所述隔离沟槽;

(c3)采用等离子增强化学气相淀积工艺,在所述TSV孔与隔离沟槽内壁淀积二氧化硅材料作为绝缘层;

(c4)采用湿法刻蚀工艺,选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽的内壁平整。

5.根据权利要求4所述的制备方法,其特征在于,步骤(d)包括:(d11)采用光刻工艺,在所述隔离沟槽表面形成第一填充区域;

(d12)在690~710℃的温度下,采用化学气相淀积工艺,通过所述第一填充区域在所述隔离沟槽中填充二氧化硅材料。

6.根据权利要求5所述的制备方法,其特征在于,步骤(d)还包括:(d21)采用光刻工艺,在所述TSV孔表面形成第二填充区域;

(d22)采用物理气相淀积工艺,通过所述第二填充区域在所述TSV孔中填充铜材料。

7.根据权利要求6所述的制备方法,其特征在于,步骤(e)包括:(e1)采用等离子增强化学气相淀积工艺,在包括所述TSV孔、所述隔离沟槽及所述P+区域的整个材料上表面淀积二氧化硅材料作为第一钝化层;

(e2)采用干法刻蚀工艺,选择性刻蚀所述第一钝化层,在所述TSV孔与所述P+区域表面形成第一插塞孔;

(e3)采用化学气相淀积工艺,在所述第一插塞孔中淀积钨材料作为第一插塞;

(e4)采用电化学镀铜工艺,在所述第一插塞表面生长铜材料作为金属互连线以使所述TSV孔与所述二极管相连接。

8.根据权利要求7所述的制备方法,其特征在于,步骤(f)包括:(f1)采用机械磨削工艺,对所述硅基衬底进行减薄处理;

(f2)采用化学机械抛光工艺,对所述硅基衬底底部进行平整化处理,以露出所述TSV孔、所述隔离沟槽及所述二极管。

9.根据权利要求8所述的制备方法,其特征在于,步骤(g)包括:(g1)采用等离子增强化学气相淀积工艺,在包括所述TSV孔、所述隔离沟槽及所述N+区域的整个材料下表面淀积二氧化硅材料作为第二钝化层;

(g2)采用干法刻蚀工艺,选择性刻蚀所述第二钝化层,在所述TSV孔与所述N+区域表面形成第二插塞孔;

(g3)采用化学气相淀积工艺,在所述第二插塞孔中淀积钨材料作为第二插塞;

(g4)采用电化学镀铜工艺,在述第二插塞表面生长铜材料作为凸点。

10.一种基于二极管的集成电路抗静电转接板,其特征在于,包括硅基衬底、TSV孔、隔离槽、二极管、插塞、金属互连线、凸点及钝化层;其中,所述转接板由权利要求1~9任一项所述的方法制备形成。