1.一种数字板卡时钟拓扑结构，其特征在于：包括差分振荡器；所述差分振荡器与第一时钟芯片输入端电性连接；所述第一时钟芯片输出端分别与K7‑1 FPGA芯片、K7‑2 FPGA芯片和第二时钟芯片的输入端电性连接；所述第二时钟芯片的输出端与Z7 FPGA芯片电性连接；

SiT9121差分振荡器与第一时钟芯片的CLK0端口信号相连；所述第一时钟芯片的OUT1端口与第二时钟芯片的CLK0端口信号连接。

2.根据权利要求1所述的数字板卡时钟拓扑结构，其特征在于：所述第一时钟芯片的OUT0端口、OUT2端口、OUT3端口、OUT4端口、OUT5端口、OUT6端口、OUT8端口、OUT9端口、OUT10端口、OUT11端口分别与K7‑2 FPGA芯片的BANK116端口、K7‑1 FPGA芯片的BANK34端口、K7‑1 FPGA芯片的BANK117端口、K7‑1 FPGA芯片的BANK115端口、K7‑1 FPGA芯片的BANK116端口、K7‑1 FPGA芯片的BANK118端口、K7‑2 FPGA芯片的BANK118端口、K7‑2 FPGA芯片的BANK115端口、K7‑2 FPGA芯片的BANK117端口、K7‑2 FPGA芯片的BANK34端口电性相连。

3.根据权利要求2所述的数字板卡时钟拓扑结构，其特征在于：所述第二时钟芯片的OUT0端口、OUT1端口、OUT2端口、OUT3端口、OUT4端口、OUT5端口、OUT6端口、OUT7端口、OUT8端口分别与Z7 FPGA芯片的BANK111端口、Z7 FPGA芯片的BANK112端口、Z7 FPGA芯片的BANK110端口、Z7 FPGA芯片的BANK35端口、FMC1芯片的M2C‑CLK1端口、Z7 FPGA芯片的BANK109端口、FMC1芯片的M2C‑CLK0端口、FMC0芯片的M2C‑CLK1端口、FMC0芯片的M2C—CLK0端口电性连接。