1.一种基于VTA‑DA 神经元的忆阻自修复神经网络电路，其特征在于，它包括信号输入模块、错误检测模块、阈值触发模块和负反馈模块；所述忆阻自修复神经网络电路以忆阻器的阻值可塑性来搭建神经网络电路，实现对VTA‑DA神经元自修复机制的模拟，进而在外部有害输入导致电路受损的情况下产生反应并进行自修复；

所述信号输入模块利用忆阻器的阻值可塑性和忆阻器与并联电阻的分压变化来模拟神经元的受损状态；信号输入模块包括由正向比例放大电路、积分电路和反向电路构成的信号转换区，以及由NMOS管N1、忆阻器M1和并联电阻Ra10构成的信号接收区；在由电阻元件Ra1‑Ra3与运算放大器A1连接构成的正向比例放大电路中，电阻Ra1、Ra2与输入信号Vin连接，Ra2与Ra3通过节点①以并联的形式接入A1的同向输入端，Ra1位于输入Vin和节点②之间，Ra4位于节点②和节点③之间，Ra4通过节点②和③分别与A1的反向输入端和输出端连接，正向比例放大电路的输出通过Ra5接入A2的反向输入端，Ra5位于节点③和④之间；在由固定电容元件C1与电阻Ra5‑Ra7和运算放大器A2连接构成的积分电路中，电容C1和电阻Ra7通过节点④和⑤实现并联并分别接入A2的反向输入端和输出端，电阻Ra6连接在A2的同向输入端和地之间；由电阻Ra8‑Ra9与运算放大器A3连接构成反向电路；积分电路的输出通过Ra8接入运算放大器A3的反相输入端，即节点⑥；A3的同相输入端接地；节点⑦为运算放大器A3的输出端，Ra9位于节点⑥和⑦之间；NMOS管N1和忆阻器M1位于节点⑦和⑧之间，此外，时序控制信号Vcontrol接入N1的栅极，N1的源极与M1的负极连接，来自负反馈模块的反馈信号Vf同样接入M1的负极，电阻Ra10位于节点⑧和地之间，忆阻器M1的正极为输出端口；

所述错误检测模块能够求出A4的输出与基准电压VB的差值，并以此作为错误检测的标准；错误检测模块包括信号求差区和脉冲释放区，其中正向比例放大电路与电压比较电路构成信号求差区，PMOS管P1和2.5V DC电源与电阻Rb8构成脉冲释放区；上一级信号输入模块的输出信号通过电阻Rb3接入A4的同向输入端，Rb1位于地与节点①之间且通过节点①接入A4的反向输入端，Rb2位于节点①、②之间且节点②为A4的输出端；Rb4位于节点②、③之间且与Rb5通过节点③以并联的形式接至A5的同向输入端，Rb6位于基准电压VB和节点④之间且通过节点④接入A5的反向输入端，Rb7位于节点④、⑤之间且通过两节点分别接入A5的反向输入端和输出端；A5的输出端通过节点⑤与P1的栅极连接，Rb8下端通过节点⑥与P1的漏极连接，Rb8的上端接地，P1的源极接入DC电源，错误检测模块的输出端口从节点⑥引出；

所述阈值触发模块能模拟神经元受损后内部电流增大至反馈通道开启阈值的整个过程；阈值触发模块包括信号转换区和反馈回路区，信号转换区由电阻Rc1‑Rc3和电容C2与运算放大器A6组成的积分电路单独构成，反馈回路区由负反馈回路与忆阻器和电阻的并联构成；上一级错误检测模块的输出通过Rc1与节点①接至A6的反相输入端，Rc2的两端分别接地和A6的同向输入端，Rc3与C2通过节点①、②构成并联的连接形式且分别接入A6的反向输入端和输出端；Rc4位于节点②、③之间，Rc5位于节点③和A8的输出端之间；A6的输出端与来自A8的反馈通过节点③共同接至A7的反相输入端，产生的输出再次作用于A8的反相输入端，此过程构成一个负反馈回路，Rc6通过节点③、④分别接入A7的反向输入端和输出端，Rc7位于节点④、⑤间，C3与Rc9通过节点⑤、⑥以并联的形式接入A8的反相输入端和输出端，Rc8接于地和A8的同向输入端之间；A8的输出与DC电源结合后接入忆阻器M2的正极，忆阻器M2的负极通过节点⑦与电阻Rc10并联；阈值触发模块的输出端口从节点⑦引出；

所述负反馈模块用于模拟VTA‑DA神经元自修复过程中释放反馈信号的钾离子通道；当阈值被触发后，负反馈模块将会导通，反馈信号Vf被输入至信号输入模块中忆阻器M1的负极，并最终完成自修复过程；负反馈模块包括信号释放区和时序控制区；正向比例放大电路、反向电路和P2构成信号释放区，另一反向电路与传输门构成时序控制区；上一级阈值触发模块的输出信号经Rd1接至A9的同向输入端，Rd2位于节点①和地之间，Rd3通过节点①、②分别接入A9的反相输入端和输出端，A9的输出接至P2的源极；Rd4位于节点②、③之间并通过节点③接入A10的反向输入端，Rd5通过节点③、④分别接入A10的反向输入端和输出端，A10的同向输入端接地，A10的输出通过节点④与DC电源结合后接入P2的栅极；Rd6位于节点⑤和P2的漏极之间，Rd7通过节点⑤、⑥接入A11的反向输入端和输出端；A11的输出通过节点⑥接入CMOS传输门的输入端，C4位于节点⑥和地之间，Rd8位于节点⑦和A12的输出端之间，Rd9位于位于节点⑦和时序控制信号Vcontrol之间，Vcontrol作为栅极电压接入P3的栅极，A12的输出端则作为N3的栅极电压接入N3的栅极，P3的漏极和N3的源极交于节点⑧并作为负反馈模块的输出。

2.根据权利要求1所述的一种基于VTA‑DA神经元的忆阻自修复神经网络电路，其特征在于，当有害信号经信号输入模块输入至忆阻器M1的负极时，如果忆阻器M1的分压大于其负阈值电压，忆阻器M1的阻值会变大，忆阻器M1的分压也随之增大，与之对应的，电阻Ra10分压的减小；此过程中忆阻器M1阻值的增大相当于神经元的受损；当Ra10分压减小到一定程度时，便会被错误检测模块视作“错误发生”，错误检测模块中的PMOS管P1便会导通并输出脉冲信号；然后错误检测模块的脉冲信号输入至阈值触发模块中，经积分电路处理后变成类三角波信号并作用于忆阻器M2的正极，当类三角波信号达到忆阻器M2的正阈值电压后，电阻Rc10的分压便会逐渐增大至负反馈模块的开启电压，负反馈模块的反馈信号Vf输入至信号输入模块中忆阻器M1的负极并对其阻值进行调节，最终完成自修复的过程；在自修复完成后，信号输入模块中忆阻器M1的阻值和电阻Ra10的分压均恢复至正常水平。