1.一种基于VTA‑DA神经元的忆阻自修复神经网络电路，其特征在于，它包括信号输入模块、错误检测模块、阈值触发模块和负反馈模块；所述忆阻自修复神经网络电路以忆阻器的阻值可塑性来搭建神经网络电路，实现对VTA‑DA神经元自修复机制的模拟，进而在外部有害输入导致电路受损的情况下产生反应并进行自修复；

所述信号输入模块利用忆阻器的阻值可塑性和忆阻器与并联电阻的分压变化来模拟神经元的受损状态；信号输入模块包括由正向比例放大电路、积分电路和反向电路构成的信号转换区，以及由NMOS管N1、忆阻器M1和并联电阻Ra10构成的信号接收区；在由电阻Ra1‑Ra4与运算放大器A1连接构成的正向比例放大电路中，电阻Ra1、电阻Ra2与输入信号Vin连接，电阻Ra2与电阻Ra3通过第一节点(1)以并联的形式接入运算放大器A1的同向输入端，电阻Ra1位于输入Vin和第二节点(2)之间，电阻Ra4位于第二节点(2)和第三节点(3)之间，电阻Ra4通过第二节点(2)和第三节点(3)分别与运算放大器A1的反向输入端和输出端连接，正向比例放大电路的输出通过电阻Ra5接入运算放大器A2的反向输入端，电阻Ra5位于第三节点(3)和第四节点(4)之间；在由电容C1与电阻Ra5‑Ra7和运算放大器A2连接构成的积分电路中，电容C1和电阻Ra7通过第四节点(4)和第五节点(5)实现并联并分别接入运算放大器A2的反向输入端和输出端，电阻Ra6连接在运算放大器A2的同向输入端和地之间；由电阻Ra8‑Ra9与运算放大器A3连接构成反向电路；积分电路的输出通过电阻Ra8接入运算放大器A3的反相输入端，即第六节点(6)；运算放大器A3的同相输入端接地；第七节点(7)为运算放大器A3的输出端，电阻Ra9位于第六节点(6)和第七节点(7)之间；NMOS管N1和忆阻器M1位于第七节点(7)和第八节点(8)之间，此外，时序控制信号Vcontrol接入NMOS管N1的栅极，NMOS管N1的源极与忆阻器M1的负极连接，来自负反馈模块的反馈信号Vf同样接入忆阻器M1的负极，电阻Ra10位于第八节点(8)和地之间，忆阻器M1的正极为输出端口；

所述错误检测模块能够求出运算放大器A4的输出与基准电压VB的差值，并以此作为错误检测的标准；错误检测模块包括信号求差区和脉冲释放区，其中正向比例放大电路与电压比较电路构成信号求差区，PMOS管P1和2.5V DC电源与电阻Rb8构成脉冲释放区；上一级信号输入模块的输出信号通过电阻Rb3接入运算放大器A4的同向输入端，电阻Rb1位于地与第九节点(9)之间且通过第九节点(9)接入运算放大器A4的反向输入端，电阻Rb2位于第九节点(9)、第十节点(10)之间且第十节点(10)为运算放大器A4的输出端；电阻Rb4位于第十节点(10)和第十一节点(11)之间且与电阻Rb5的一端通过第十一节点(11)以并联的形式接至运算放大器A5的同向输入端，电阻Rb5的另一端接地，电阻Rb6位于基准电压VB和第十二节点(12)之间且通过第十二节点(12)接入运算放大器A5的反向输入端，电阻Rb7位于第十二节点(12)、第十三节点(13)之间且通过两节点分别接入运算放大器A5的反向输入端和输出端；

运算放大器A5的输出端通过第十三节点(13)与PMOS管P1的栅极连接，电阻Rb8的一端通过第十四节点(14)与PMOS管P1的漏极连接，电阻Rb8的另一端接地，PMOS管P1的源极接入DC电源，错误检测模块的输出端口从第十四节点(14)引出；

所述阈值触发模块能模拟神经元受损后内部电流增大至反馈通道开启阈值的整个过程；阈值触发模块包括信号转换区和反馈回路区，信号转换区由电阻Rc1‑Rc3和电容C2与运算放大器A6组成的积分电路单独构成，反馈回路区由负反馈回路与忆阻器和电阻的并联构成；上一级错误检测模块的输出通过电阻Rc1与第十五节点(15)接至运算放大器A6的反相输入端，电阻Rc2的两端分别接地和运算放大器A6的同向输入端，电阻Rc3与电容C2通过第十五节点(15)、第十六节点(16)构成并联的连接形式且分别接入运算放大器A6的反向输入端和输出端；电阻Rc4位于第十六节点(16)、第十七节点(17)之间，电阻Rc5位于第十七节点(17)和运算放大器A8的输出端之间；运算放大器A6的输出端与来自运算放大器A8的反馈通过第十七节点(17)共同接至运算放大器A7的反相输入端，产生的输出再次作用于运算放大器A8的反相输入端，此过程构成一个负反馈回路，电阻Rc6通过第十七节点(17)、第十八节点(18)分别接入运算放大器A7的反向输入端和输出端，电阻Rc7位于第十八节点(18)、第十九节点(19)之间，电容C3与电阻Rc9通过第十九节点(19)、第二十节点(20)以并联的形式接入运算放大器A8的反相输入端和输出端，电阻Rc8接于地和运算放大器A8的同向输入端之间；运算放大器A8的输出与DC电源结合后接入忆阻器M2的正极，忆阻器M2的负极通过第二十一节点(21)与电阻Rc10并联；阈值触发模块的输出端口从第二十一节点(21)引出；

所述负反馈模块用于模拟VTA‑DA神经元自修复过程中释放反馈信号的钾离子通道；当阈值被触发后，负反馈模块将会导通，反馈信号Vf被输入至信号输入模块中忆阻器M1的负极，并最终完成自修复过程；负反馈模块包括信号释放区和时序控制区；正向比例放大电路、反向电路和PMOS管P2构成信号释放区，另一反向电路与传输门构成时序控制区；上一级阈值触发模块的输出信号经电阻Rd3接至运算放大器A9的同向输入端，电阻Rd1位于第二十二节点(22)和地之间，电阻Rd2通过第二十二节点(22)、第二十三节点(23)分别接入运算放大器A9的反相输入端和输出端，运算放大器A9的输出接至PMOS管P2的源极；电阻Rd4位于第二十三节点(23)、第二十四节点(24)之间并通过第二十四节点(24)接入运算放大器A10的反向输入端，电阻Rd5通过第二十四节点(24)、第二十五节点(25)分别接入运算放大器A10的反向输入端和输出端，运算放大器A10的同向输入端接地，运算放大器A10的输出通过第二十五节点(25)与DC电源结合后接入PMOS管P2的栅极；电阻Rd6位于节点26和PMOS管P2的漏极之间，电阻Rd7通过第二十六节点(26)、第二十七节点(27)接入运算放大器A11的反向输入端和输出端；运算放大器A11的输出通过第二十七节点(27)接入CMOS传输门的输入端，电容C4位于第二十七节点(27)和地之间，电阻Rd8位于第二十八节点(28)和运算放大器A12的输出端之间，电阻Rd9位于第二十八节点(28)和时序控制信号Vcontrol之间，Vcontrol作为栅极电压接入PMOS管P3的栅极，运算放大器A12的输出端则作为NMOS管N3的栅极电压接入N3的栅极，PMOS管P3的漏极和NMOS管N3的源极交于第二十九节点(29)并作为负反馈模块的输出。

2.根据权利要求1所述的一种基于VTA‑DA神经元的忆阻自修复神经网络电路，其特征在于，当有害信号经信号输入模块输入至忆阻器M1的负极时，如果忆阻器M1的分压大于其负阈值电压，忆阻器M1的阻值会变大，忆阻器M1的分压也随之增大，与之对应的，电阻Ra10分压的减小；此过程中忆阻器M1阻值的增大相当于神经元的受损；当电阻Ra10分压减小到一定程度时，便会被错误检测模块视作“错误发生”，错误检测模块中的PMOS管P1便会导通并输出脉冲信号；然后错误检测模块的脉冲信号输入至阈值触发模块中，经积分电路处理后变成类三角波信号并作用于忆阻器M2的正极，当类三角波信号达到忆阻器M2的正阈值电压后，电阻Rc10的分压便会逐渐增大至负反馈模块的开启电压，负反馈模块的反馈信号Vf输入至信号输入模块中忆阻器M1的负极并对其阻值进行调节，最终完成自修复的过程；在自修复完成后，信号输入模块中忆阻器M1的阻值和电阻Ra10的分压均恢复至正常水平。