1.一种基于忆阻神经网络的情感联想记忆仿生电路，其特征在于，包括：信号输入模块、恐惧情绪逻辑判断模块、恐惧情绪突触模块、厌恶情绪逻辑判断模块、厌恶情绪突触模块；恐惧情绪逻辑判断模块与恐惧情绪突触模块相连接，厌恶情绪逻辑判断模块与厌恶情绪突触模块相连接；信号输入模块与恐惧情绪逻辑判断模块和厌恶情绪逻辑判断模块相连接；其中，恐惧情绪逻辑判断模块通过判断信号输入模块中的模拟恐惧语言信号和第一模拟听觉信号的激活状态来选择相应的功能，即恐惧情绪突触模块的学习功能或者遗忘功能，通过改变忆阻器M1的大小来改变比较器COMP1的负端输入电压大小，当输入电压大小小于比较器COMP1的定值电压V4，则比较器COMP1输出正电压，恐惧情绪被激活；

厌恶情绪逻辑判断模块通过判断输入模块中的模拟厌恶语言信号和第二模拟听觉信号的激活状态来选择相应的功能，即厌恶情绪突触模块的学习功能或者遗忘功能，通过改变忆阻器M2和M3的大小来改变比较器COMP2的负端电压大小，当输入电压小于比较器COMP2的定值电压V8，则比较器COMP2输出正电压，厌恶情绪被激活；

信号输入模块的模拟恐惧语言信号输入端Vfear和第一模拟小孩听觉信号输入端Va1与恐惧情绪逻辑判断模块相连，信号输入模块的模拟厌恶语言信号输入端Vdisgust和模拟小孩听觉输入端Va2与厌恶情绪逻辑判断模块相连；

所述恐惧情绪逻辑判断模块由第一与门AND1、第二与门AND2、第一或门OR1、第二或门OR2、第一非门NOT1、第二非门NOT2组成；其中，所述模拟恐惧语言信号输入端Vfear和第一模拟小孩听觉信号输入端Va1分别接第一或门OR1的输入端和第一与门AND1的输入端，第一与门AND1的输出端和第一模拟小孩听觉信号输入端Va1接第二或门OR2的输入端，模拟恐惧语言信号输入端Vfear接第一非门NOT1的输入端，第一模拟小孩听觉信号输入端Va1接第二非门NOT2的输入端，第一非门NOT1输出端和第二非门NOT2的输出端接第二与门AND2的输入端；

所述恐惧情绪突触模块由第一忆阻器M1、第一压控开关S1、第二压控开关S2、第三压控开关S3、第四压控开关S4、第一运算放大器OP1、第二运算放大器OP2、第一比较器COMP1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一定值电压V1、第二定值电压V2、第三定值电压V3、第四定值电压V4、第一数字运算单元ABM1、第二数字运算单元ABM2、第三非门NOT3组成；其中，所述第一压控电压S1输出端接第一或门OR1的输出端，S1的输出端接第一运算放大器OP1的反向输入端，OP1的输出端接第一数字运算单元ABM1的输入端和第二压控电压S2的1端口，第三非门NOT3的输出端接第二压控电压S2的输入端，第一数字运算单元ABM1的输出端接第三压控电压S3的1端口，第二压控电压S2的2端口和第三压控电压S3的2端口相连与定值电阻R4的输入端相连，R4的输出端与第一忆阻器M1的正向输入端相连，M1的反向输入端与第二运算放大器OP2的反向输入端相连，OP2的输出端和R4的输出端与第二数字运算单元ABM2的输入端相连，第二数字运算单元ABM2的输出端与第一比较器COMP1的反向输入端相连；

所述厌恶情绪逻辑判断模块由第三与门AND3、第四与门AND4、第三或门OR3、第四或门OR4、第四非门NOT4、第五非门NOT5组成；其中，所述模拟厌恶语言信号输入端Vdisgust和第二模拟小孩听觉信号输入端Va2分别接第三或门OR3的输入端和第三与门AND3的输入端，第三与门AND3的输出端和第二模拟小孩听觉信号输入端Va2接第四或门OR4的输入端，模拟厌恶语言信号Vdisgust接第四非门NOT4的输入端，第二模拟小孩听觉信号输入端Va2接第五非门NOT5的输入端，第四非门NOT4输出端和第五非门NOT5的输出端接第四与门AND4的输入端；

所述厌恶情绪突触模块由第二忆阻器M2、第三忆阻器M3、第五压控开关S5、第六压控开关S6、第七压控开关S7、第八压控开关S8、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第五定值电压V5、第六定值电压V6、第七定值电压V7、第八定值电压V8、第三运算放大器OP3、第四运算放大器OP4、第二比较器COMP2、第三数字运算单元ABM3、第四数字运算单元ABM4、第六非门NOT6；其中，所述第五压控电压S5输出端接第三或门OR3的输出端，S5的输出端接第二忆阻器M2的反向输入端，M2的正向输入端接第三运算放大器OP3的反向输入端，OP3的输出端接第三数字运算单元ABM3的输入端和第六压控电压S6的1端口，第六非门NOT6的输出端接第六压控电压S6的输入端，第三数字运算单元ABM3的输出端接第七压控电压S7的1端口，第六压控电压S2的2端口和第七压控电压S7的2端口相连与定值电阻R9的输入端相连，R9的输出端与第三忆阻器M3的正向输入端相连，M3的反向输入端与第四运算放大器OP4的反向输入端相连，OP4的输出端和R9的输出端与第四数字运算单元ABM4的输入端相连，第四数字运算单元ABM4的输出端与第二比较器COMP2的反向输入端相连。