1.一种Pocket结构的Si/Ge异质结围栅隧穿场效应晶体管，其特征在于：晶体管包括半导体Si衬底，半导体Si衬底上设有P型重掺杂半导体Ge的源区、N型重掺杂半导体Si的漏区和设于源区与漏区之间的STI氧化层，所述STI氧化层分别与源区和漏区相连；源区和漏区之间设有N型轻掺杂半导体Si的沟道区域和N型重掺杂半导体Si的Pocket区域，源区侧部设有嵌入到Pocket区域的半导体Ge凸起，嵌入的凸起形成Ge/Si异质结结构；沟道区域和Pocket区域之间设有异质栅电极，异质栅电极的侧部设有侧墙区，沟道区域和Pocket区域的表面设有栅介质层；所述异质栅电极由两种或三种不同功函数的导电金属构成，异质栅电极所用的金属材料的功函数从源区向漏区逐渐增大，不同金属材料的功函数之间相差不得少于0.1 eV。

2.根据权利要求1所述的一种Pocket结构的Si/Ge异质结围栅隧穿场效应晶体管，其特征在于：P型掺杂的掺杂元素为B。

3.根据权利要求2所述的一种Pocket结构的Si/Ge异质结围栅隧穿场效应晶体管，其特征在于：N型掺杂的掺杂元素包括As或Sb。

4.根据权利要求3所述的一种Pocket结构的Si/Ge异质结围栅隧穿场效应晶体管，其特

20 ‑3 18

征在于：源区P型重掺杂的掺杂浓度为1×10  cm ；漏区N型重掺杂的掺杂浓度为1×10  ‑3 15 16 ‑3cm ；沟道区域N型轻掺杂的掺杂浓度为1×10 ～2×10 cm ；Pocket区域N型重掺杂的掺杂

18 ‑3 19 ‑3

浓度为10  cm ～10  cm 。

5.根据权利要求1所述的一种Pocket结构的Si/Ge异质结围栅隧穿场效应晶体管，其特征在于：所述异质栅电极采用两种不同功函数的导电金属构成时，靠近源区的导电金属材料的长度为异质栅电极厚度的1/3，靠近漏区的导电金属材料的长度为异质栅电极厚度的

2/3；所述异质栅电极采用三种不同功函数的导电金属构成时，三种导电金属材料的厚度相同，分别为异质栅电极厚度的1/3。

6.根据权利要求1所述的一种Pocket结构的Si/Ge异质结围栅隧穿场效应晶体管，其特征在于：源区侧部凸起嵌入到Pocket区域的深度为8～10 nm，嵌入到Pocket区域的凸起距离栅介质层3～5 nm。

7.根据权利要求1所述的一种Pocket结构的Si/Ge异质结围栅隧穿场效应晶体管，其特征在于：栅介质层采用介电常数为20～100的高介电常数材料，栅介质层包括厚度为2 nm的HfO2或厚度为2～5 nm的ZrO2。

8.根据权利要求1所述的一种Pocket结构的Si/Ge异质结围栅隧穿场效应晶体管，其特征在于：侧墙区为氧化硅和氮化硅叠层，设于异质栅电极的两侧或四周；侧墙区设于异质栅电极的两侧时，侧墙区的厚度为80Å 100Å，侧墙区设于异质栅电极的四周时，侧墙区的厚度~为50Å 60Å。

~

9.一种根据权利要求1至8任意一项所述的Pocket结构的Si/Ge异质结围栅隧穿场效应晶体管的制备方法，其特征在于，包括：采用刻蚀技术在半导体Si衬底一端刻蚀出凹槽形Pocket结构，并在凹槽内以及凹槽一侧淀积Ge材料；

利用淀积技术在半导体Si衬底上生成C4F8层，利用掩模曝光技术去除沟道区域和Pocket区域的C4F8层；

在抗蚀剂C4F8的作用下，利用反应离子刻蚀刻蚀出悬空区域；

通过HDP填充工艺在刻蚀后的半导体Si衬底上形成一层STI氧化物；

在悬空区域的表面，通过氧化或淀积形成栅介质层；

利用离子注入工艺，在半导体Si衬底淀积Ge材料的一端形成掺杂元素为B的P型重掺杂源区，另一端形成掺杂元素为As或Sb的N型重掺杂漏区，源区至漏区依此形成掺杂元素为As或Sb的N型重掺杂Pocket区域和掺杂元素为As或Sb的N型轻掺杂沟道区域；

利用淀积和刻蚀工艺，在栅介质层上，从源区至漏区淀积功函数依此增大的金属材料，淀积的金属材料配合所包含的栅介质层，形成器件的异质栅电极；

利用淀积和刻蚀工艺，在异质栅电极两侧或四周形成侧墙区。