1.一种铁电组装栅场效应晶体管的多值存储器件，其特征在于，包括：

衬底层；以及

依次层叠设置在所述衬底层表面的组装栅介质和栅电极；

其中，所述组装栅介质包括介电层以及若干组铁电模块，所述铁电模块沿着沟道方向间隔设置在所述介电层内；根据漏极电压的不同控制所述组装栅介质中极化翻转的铁电模块的数目；

所述介电层的材料为线性介电材料，为CeO2、Al2O3、La2O3、Si3N4、SiO2、TiO2、SrTiO3或ZrO2，所述铁电模块的材料为具有非易失性极化翻转特性的铁电材料，为BiFeO3、BaTiO3、PVDF、SrBi2Ta2O9或PbZrxTi1‑xO3，x＝0‑1；

其中，所述衬底层包括间隔设置的源区、漏区和位于所述源区和所述漏区之间的沟道区；所述沟道方向为所述源区至所述漏区的方向；所述组装栅介质位于所述沟道区上；

其中，多值存储器件在写的过程中，所述铁电组装栅场效应晶体管的栅极电压VGS置于低电平，漏极电压VDS为不同的高电平，随着漏极电压VDS的增大，所述组装栅介质中靠近漏区的铁电模块的极化翻转的数目增多，使得所述组装栅介质处于分立且不同的极化翻转状态，以实现不同信息状态的存储。

2.根据权利要求1所述的铁电组装栅场效应晶体管的多值存储器件，其特征在于，所述组装栅介质与所述沟道区之间设置有缓冲层，所述缓冲层的厚度为0.5‑3nm。

3.根据权利要求1所述的铁电组装栅场效应晶体管的多值存储器件，其特征在于，所述沟道区包括平面半导体沟道区、三维结构的Fin结构的沟道区、GAA结构的沟道区、或MBC多桥通道的沟道区中的任意一种。

4.根据权利要求1所述的铁电组装栅场效应晶体管的多值存储器件，其特征在于，所述铁电模块为条状铁电模块，所述条状铁电模块的长边与所述沟道方向垂直。

5.根据权利要求1所述的铁电组装栅场效应晶体管的多值存储器件，其特征在于，所述铁电模块包括若干铁电子模块，若干所述铁电子模块沿着与所述沟道方向垂直的方向间隔设置。

6.根据权利要求1所述的铁电组装栅场效应晶体管的多值存储器件，其特征在于，所述组装栅介质的厚度为1‑60nm；

沿着所述沟道方向，所述铁电模块的宽度为1‑50nm，相邻两个铁电模块之间的宽度为

1‑50nm。

7.一种存储器擦写与读取方法，其特征在于，适用于上述权利要求1‑6任一项所述的铁电组装栅场效应晶体管的多值存储器件，其中，在擦的过程中，所述铁电组装栅场效应晶体管的栅极电压VGS置于高电平，漏极电压VDS为低电平，以实现所述组装栅介质中铁电模块的极化全部翻转至指向沟道的方向；

在写的过程中，所述铁电组装栅场效应晶体管的栅极电压VGS置于低电平，漏极电压VDS为不同的高电平，随着漏极电压VDS的增大，所述组装栅介质中靠近漏区的铁电模块的极化翻转的数目增多，使得所述组装栅介质处于分立且不同的极化翻转状态，以实现不同信息状态的存储；

在读取过程中，所述铁电组装栅场效应晶体管的漏极电压VDS置于低电平，栅极电压VGS分别置于不同的读取电压Vread，读取沟道电流，根据沟道的导通状态，判断所述铁电组装栅场效应晶体管的阈值电压与读取电压Vread的关系，通过二分法判断所述铁电组装栅场效应晶体管的阈值电压，以判断存储器的存储状态。