1.一种低导通电阻可重构计算芯片用晶体管，包含衬底(1)，其特征在于：所述衬底(1)的上方设有掩埋氧化层(2)，掩埋氧化层(2)为绝缘材料层，掩埋氧化层(2)的上方设有本征硅(3)、负掺杂源区(4)、正掺杂源区(5)、负掺杂漏区(6)、正掺杂漏区(7)、绝缘介质层(8)、可重构隧穿绝缘层(9)、栅电极绝缘层(10)、可重构电荷存储层(11)和栅电极(12)；所述本征硅(3)为半导体材料，本征硅(3)的上表面和前后侧表面的中央部分与栅电极绝缘层(10)相互接触；

所述本征硅(3)的上表面和前后侧表面的左右两侧与可重构隧穿绝缘层(9)相互接触；

本征硅(3)的上表面和前后侧表面的位于栅电极绝缘层(10)和可重构隧穿绝缘层(9)之间的部分与绝缘介质层(8)相互接触；

所述负掺杂源区(4)和正掺杂源区(5)分别为掺有V族元素和III族元素的半导体区域；

负掺杂源区(4)和正掺杂源区(5)同时位于本征硅(3)的左侧，并与本征硅(3)的左侧表面相互接触；负掺杂源区(4)的前侧表面和正掺杂源区(5)的后侧表面与绝缘介质层(8)相互接触；负掺杂源区(4)的后侧表面和正掺杂源区(5)的前侧表面相互接触；

所述负掺杂源区(4)和正掺杂源区(5)的上表面的左侧与源电极(15)相互接触，形成反阻挡型欧姆接触；负掺杂源区(4)和正掺杂源区(5)的上表面的右侧与绝缘介质层(8)相互接触；

所述负掺杂漏区(6)和正掺杂漏区(7)分别为掺有V族元素和III族元素的半导体区域；

负掺杂漏区(6)和正掺杂漏区(7)同时位于本征硅(3)的右侧，并与本征硅(3)的右侧表面相互接触；负掺杂漏区(6)的前侧表面和正掺杂漏区(7)的后侧表面与绝缘介质层(8)相互接触；负掺杂漏区(6)的后侧表面和正掺杂漏区(7)的前侧表面相互接触；

所述负掺杂漏区(6)和正掺杂漏区(7)的上表面的右侧与漏电极(16)相互接触，形成反阻挡型欧姆接触；负掺杂漏区(6)和正掺杂漏区(7)的上表面的左侧与绝缘介质层(8)相互接触；

所述绝缘介质层(8)为绝缘介质材料；

所述可重构隧穿绝缘层(9)为厚度低于3纳米的绝缘介质材料；可重构隧穿绝缘层(9)的上表面和前后侧表面与可重构电荷存储层(11)左右两侧的下表面相互接触；可重构电荷存储层(11)为多晶硅、氮化硅、氧化铝、金属、合金或金属硅化物中的一种；

所述栅电极绝缘层(10)为绝缘介质材料；栅电极绝缘层(10)的上表面和前后侧表面与栅电极(12)相互接触；

所述可重构电荷存储层(11)的上表面与可重构电极绝缘层(13)的下表面相互接触；可重构电荷存储层(11)的左右两侧的外表面和内表面与绝缘介质层(8)相互接触；可重构电荷存储层(11)呈倒“U”形，位于可重构隧穿绝缘层(9)的上方；可重构电荷存储层(11)通过绝缘介质层(8)与可重构隧穿绝缘层(9)与外界绝缘隔离；

所述栅电极(12)为多晶硅、氮化硅、氧化铝、金属、合金或金属硅化物中的一种；栅电极(12)的上方表面，左右两侧外表面与绝缘介质层(8)相互接触；

所述可重构电极绝缘层(13)为绝缘介质材料；可重构电极绝缘层(13)的上表面与可重构电极(14)相互接触；可重构电极绝缘层(13)的厚度大于可重构隧穿绝缘层(9)的厚度；

所述可重构电极(14)为多晶硅、金属、合金或金属硅化物中的一种；

源电极(15)为多晶硅、金属、合金或金属硅化物中的一种；源电极(15)通过绝缘介质层(8)与可重构电荷存储层(11)、可重构电极(14)相互绝缘隔离；

漏电极(16)为多晶硅、金属、合金或金属硅化物中的一种；漏电极(16)通过绝缘介质层(8)与可重构电荷存储层(11)、可重构电极(14)相互绝缘隔离。

2.一种如权利要求1所述的低导通电阻可重构计算芯片用晶体管的使用方法，其特征在于：

通过对所述可重构电极(14)相对于源电极(15)和漏电极(16)施加正电压，利用可重构隧穿绝缘层(9)在高场强下产生绝缘层隧穿效应，将负电荷写入可重构电荷存储层(11)，使可重构电荷存储层(11)对本征硅(3)的左右两端产生负的电场效应，在本征硅(3)的左右两端形成空穴堆积层，完成对所述低导通电阻可重构计算芯片用晶体管的P型模式编程；

通过对所述可重构电极(14)相对于源电极(15)和漏电极(16)施加负电压，利用可重构隧穿绝缘层(9)在高场强下产生绝缘层隧穿效应，将正电荷写入可重构电荷存储层(11)，使可重构电荷存储层(11)对本征硅(3)的左右两端产生正的电场效应，在本征硅(3)的左右两端形成电子堆积层，完成对所述低导通电阻可重构计算芯片用晶体管的N型模式编程。

3.一种如权利要求1所述的低导通电阻可重构计算芯片用晶体管的制造方法，其特征在于：

步骤一：提供一个SOI晶圆，最下方为衬底(1)，衬底的上面是掩埋氧化层(2)，掩埋氧化层(2)的上表面为半导体薄膜，通过光刻、刻蚀和淀积工艺，初步形成本征硅(3)；

步骤二：通过离子注入工艺，分别形成负掺杂源区(4)、正掺杂源区(5)、负掺杂漏区(6)和正掺杂漏区(7)；

步骤三：通过淀积工艺，在步骤二基础之上淀积绝缘介质层，再通过平坦化处理至露出本征硅(3)，初步形成绝缘介质层(8)，再通过刻蚀工艺刻蚀掉本征硅(3)前后表面左右两侧的中央部分的绝缘介质层至露出掩埋氧化层(2)，进一步形成绝缘介质层(8)；

步骤四：通过淀积工艺，在步骤三基础之上淀积绝缘介质，再通过平坦化处理至露出本征硅(3)，初步形成可重构隧穿绝缘层(9)和栅电极绝缘层(10)；

步骤五：通过刻蚀工艺，在步骤四基础之上，刻蚀掉步骤四所形成的位于所形成的位于半导体薄膜(3)的前方部分的可重构隧穿绝缘层(9)前方的部分区域至露出掩埋氧化层(2)；刻蚀掉步骤四所形成的位于半导体薄膜(3)前方的部分的栅电极绝缘层(10)的前方部分区域至露出掩埋氧化层(2)；刻蚀掉步骤四所形成的位于所形成的位于半导体薄膜(3)的后方部分的可重构隧穿绝缘层(9)后方的部分区域至露出掩埋氧化层(2)；刻蚀掉步骤四所形成的位于半导体薄膜(3)的后方部分的栅电极绝缘层(10)后方的部分区域至露出掩埋氧化层(2)；

步骤六：通过淀积工艺，在步骤五基础之上淀积金属、合金、多晶硅或金属硅化物中的一种，再通过平坦化处理至露出半导体薄膜(3)，初步形成可重构电荷存储层(11)和栅电极(12)；

步骤七：通过淀积工艺，在步骤六基础之上淀积绝缘层，并通过刻蚀工艺刻蚀掉绝缘层的中央部分和左右两侧的中央部分至露出半导体薄膜(3)，再通过淀积工艺淀积绝缘层，再通过平坦化处理至露出绝缘介质层(8)，进一步形成可重构隧穿绝缘层(9)和栅电极绝缘层(10)；再通过刻蚀工艺刻蚀掉位于可重构隧穿绝缘层(9)的前方区域至露出步骤六所初步形成的可重构电荷存储层(11)和位于可重构隧穿绝缘层(9)的后方区域至露出步骤六所初步形成的可重构电荷存储层(11)；刻蚀掉位于栅电极绝缘层(10)的前方区域至露出步骤六所初步形成的栅电极(12)和位于栅电极绝缘层(10)的下方区域至露出步骤六所初步形成的栅电极(12)；再通过淀积工艺淀积金属、合金、多晶硅或金属硅化物中的一种，再通过平坦化处理至露出绝缘介质层(8)，进一步形成可重构电荷存储层(11)和栅电极(12)；

步骤八：通过淀积工艺，在步骤七基础之上淀积绝缘层，平坦化后再通过刻蚀工艺刻蚀掉位于步骤七所生成的可重构隧穿绝缘层(9)、栅电极绝缘层(10)以及可重构电荷存储层(11)和栅电极(12)上方的绝缘层，进一步形成绝缘介质层(8)，再通过淀积工艺淀积金属、合金、多晶硅或金属硅化物中的一种，平坦化至露出绝缘介质层(8)，进一步形成可重构电荷存储层(11)和栅电极(12)；

步骤九：通过淀积工艺，在步骤八基础之上淀积绝缘层，平坦化后再通过刻蚀工艺刻蚀掉位于步骤八所生成的可重构电荷存储层(11)上方的绝缘层，进一步形成绝缘介质层(8)，再通过淀积工艺淀积金属、合金、多晶硅或金属硅化物中的一种，平坦化至露出绝缘介质层(8)，进一步形成可重构电荷存储层(11)；

步骤十：通过淀积工艺，在步骤九基础之上淀积绝缘层，平坦化后再通过刻蚀工艺刻蚀掉位于步骤九所生成的可重构电荷存储层(11)上方，以及可重构电荷存储层(11)的两侧部分之间的绝缘层，进一步形成绝缘介质层(8)，再通过淀积工艺淀积金属、合金、多晶硅或金属硅化物中的一种，平坦化至露出绝缘介质层(8)，进一步形成可重构电荷存储层(11)；

步骤十一：通过淀积工艺，在步骤十基础之上淀积绝缘层，平坦化后再通过刻蚀工艺刻蚀掉位于步骤十所生成的可重构电荷存储层(11)上方的绝缘层，进一步形成绝缘介质层(8)，再通过淀积工艺淀积绝缘层，平坦化至露出绝缘介质层(8)，形成可重构电极绝缘层(13)；再通过淀积工艺淀积绝缘层，平坦化后再通过刻蚀工艺刻蚀掉位于可重构电极绝缘层(13)上方的绝缘层，进一步形成绝缘介质层(8)，再通过淀积工艺淀积金属、合金、多晶硅或金属硅化物中的一种，平坦化至露出绝缘介质层(8)，形成可重构电极(14)；

步骤十二：通过刻蚀工艺，在步骤十一基础之上刻蚀掉绝缘介质层(8)左侧中间部分区域至露出负掺杂源区(4)、正掺杂源区(5)的左侧部分区域的上表面；刻蚀掉绝缘介质层(8)右侧中间部分区域至露出负掺杂漏区(6)、正掺杂漏区(7)的右侧部分区域的上表面；再通过淀积工艺，淀积金属、合金或金属硅化物中的一种，再通过平坦化处理至露出隔离绝缘介质(8)的上表面，形成源电极(15)和漏电极(16)。