1.SSD主控芯片中乘法运算电路，其特征在于，包括如下单元：

位选择器、补偿值存储器、部分积运算单元、移位寄存器和缓存加法器，所述位选择器的输入端与乘数端连接，所述位选择器的次数输出端和补偿值存储器、移位寄存器和缓存加法器连接，所述位选择器的结果输出端与部分积运算单元连接，所述部分积运算单元的输入端与被乘数端连接，所述部分积运算单元的输出端与移位寄存器连接，所述补偿值存储器的输出端与移位寄存器连接，所述移位寄存器的输出端与所述缓存加法器的输入端连接，所述缓存加法器的输出端与乘法运算电路的输出端连接；

所述补偿值存储器存储有补偿值‑1<<(N+1)，所述部分积运算单元存储有预设的表格并根据预设的表格匹配得到对应的部分积，所述表格为下表：其中，N为乘数X的位数，大括号{}内的部分为部分积表达式，大括号内部的逗号“,”用于区分前后不同的位组成部分，标识1'表示1位，N'表示N位，b0表示比特位0，b1表示比特位

1，～表示后面的比特位反转，Y[N‑1]表示被乘数Y的第N位，Y[N‑1:0]表示被乘数Y的N‑1位到0位数值。

2.根据权利要求1所述的SSD主控芯片中乘法运算电路，其特征在于：所述部分积运算单元包括查表单元、拼接组合单元，所述查表单元存储有所述表格，所述查表单元的输出端与拼接组合单元连接，所述拼接组合单元的输出端与移位寄存器连接。

3.根据权利要求2所述的SSD主控芯片中乘法运算电路，其特征在于：所述查表单元还存储有补码，所述部分积运算单元还包括第一加法器，所述拼接组合单元的输出端通过所述第一加法器与移位寄存器连接，所述查表单元的补码输出端与第一加法器连接。

4.根据权利要求1所述的SSD主控芯片中乘法运算电路，其特征在于：所述SSD主控芯片还包括补丁选择单元和第二加法器，所述补丁选择单元的输入端与运算精度端连接，所述补丁选择单元的输出端与第二加法器连接，所述乘法运算电路的输出端与第二加法器连接，所述第二加法器的输出端与运算结果端连接。

5.根据权利要求4所述的SSD主控芯片中乘法运算电路，其特征在于：所述补丁选择单元包括多个精度补丁和一个选通器，所述多个精度补丁和所述选通器的输入端连接，所述选通器的控制端与运算精度端连接，所述选通器的输出端与所述第二加法器连接。

6.根据权利要求1所述的SSD主控芯片中乘法运算电路，其特征在于：所述补偿值为‑1<<(N+1)再减去一个大于0的附加值，所述表格中的每个部分积也分别加上所述附加值。

7.SSD主控芯片中乘法运算方法，应用于权利要求1‑6任意一项所述的SSD主控芯片中乘法运算电路，其特征在于，包括如下步骤：位选择器根据输入的乘数依次获取乘数X二进制数值中每相邻三位数值大小并输出到部分积运算单元，并输出每相邻三位数对应的次数i，i的值为((N+1)/2)‑1到0的整数，N为乘数X的位数；

部分积运算单元根据相邻三位数值大小查表得到对应的部分积并输出到移位寄存器；

补偿值存储器获取到次数i后输出补偿值；

所述移位寄存器根据次数i对输入的补偿值或者部分积进行移位，将补偿值或者部分积左移2i位后输入到缓存加法器；

缓存加法器获取到移位后的值进行加法运算并缓存，并在获取到次数为0后进行加法运算后输出缓存的结果。