1.一种基于C单元的三节点翻转自恢复锁存器，其特征在于：包括矩阵存储模块和八个传输门；所述矩阵存储模块由十六个二输入C单元组成，包括第一C单元CE1、第二C单元CE2、第三C单元CE3、第四C单元CE4、第五C单元CE5、第六C单元CE6、第七C单元CE7、第八C单元CE8、第九C单元CE9、第十C单元CE10、第十一C单元CE11、第十二C单元CE12、第十三C单元CE13、第十四C单元CE14、第十五C单元CE15和第十六C单元CE16；所述八个传输门包括第一传输门TG1、第二传输门TG2、第三传输门TG3、第四传输门TG4、第五传输门TG5、第六传输门TG6、第七传输门TG7和第八传输门TG8；所述第一传输门TG1、第二传输门TG2、第三传输门TG3、第四传输门TG4的信号输入端均作为锁存器的数据输入端D，所述第四C单元CE4的第一信号输入端作为锁存器的数据输出端；

所述第一C单元CE1的第一信号输入端与第十三C单元CE13的输出端A1相连，第一C单元CE1的第二信号输入端与第十四C单元CE14的输出端A2相连，第一C单元CE1的输出端B1与第五C单元CE5的第一输入端、第八C单元CE8的第二输入端相连；

所述第二C单元CE2的第一信号输入端与第十四C单元CE14的输出端A2相连，第二C单元CE2的第二信号输入端与第十五C单元CE15的输出端A3相连，第二C单元CE2的输出端B2与第五C单元CE5的第二输入端、第六C单元CE6的第一输入端相连；

所述第三C单元CE3的第一信号输入端与第十五C单元CE15的输出端A3相连，第三C单元CE3的第二信号输入端与第十六C单元CE16的输出端A4相连，第三C单元CE3的输出端B3与第六C单元CE6的第二输入端、第七C单元CE7的第一输入端相连；

所述第四C单元CE4的第一信号输入端与第十六C单元CE16的输出端A4相连，第四C单元CE4的第二信号输入端与第十三C单元CE13的输出端A1相连，第四C单元CE4的输出端B4与第七C单元CE7的第二输入端、第八C单元CE8的第一输入端相连；

所述第五C单元CE5的第一信号输入端与第一C单元CE1的输出端B1相连，第五C单元CE5的第二信号输入端与第二C单元CE2的输出端B2相连，第五C单元CE5的输出端C1与第十二C单元CE12的第二输入端、第九C单元CE9的第一输入端相连；

所述第六C单元CE6的第一信号输入端与第二C单元CE2的输出端B2相连，第六C单元CE6的第二信号输入端与第三C单元CE3的输出端B3相连，第六C单元CE6的输出端C2与第九C单元CE9的第二输入端、第十C单元CE10的第一输入端相连；

所述第七C单元CE7的第一信号输入端与第三C单元CE3的输出端B3相连，第七C单元CE7的第二信号输入端与第四C单元CE4的输出端B4相连，第七C单元CE7的输出端C3与第十C单元CE10的第二输入端、第十一C单元CE11的第一输入端相连；

所述第八C单元CE8的第一信号输入端与第四C单元CE4的输出端B4相连，第八C单元CE8的第二信号输入端与第一C单元CE1的输出端B1相连，第八C单元CE8的输出端C4与第十一C单元CE11的第二输入端、第十二C单元CE12的第一输入端相连；

所述第九C单元CE9的第一信号输入端与第五C单元CE5的输出端C1相连，第九C单元CE9的第二信号输入端与第六C单元CE6的输出端C2相连，第九C单元CE9的输出端D1与第十三C单元CE13的第一输入端、第十六C单元CE16的第二输入端相连；

所述第十C单元CE10的第一信号输入端与第六C单元CE6的输出端C2相连，第十C单元CE10的第二信号输入端与第七C单元CE7的输出端C3相连，第十C单元CE10的输出端D2与第十四C单元CE14的第一输入端、第十三C单元CE13的第二输入端相连；

所述第十一C单元CE11的第一信号输入端与第七C单元CE7的输出端C3相连，第十一C单元CE11的第二信号输入端与第八C单元CE8的输出端C4相连，第十一C单元CE11的输出端D3与第十五C单元CE15的第一输入端、第十四C单元CE14的第二输入端相连；

所述第十二C单元CE12的第一信号输入端与第八C单元CE8的输出端C4相连，第十二C单元CE12的第二信号输入端与第五C单元CE5的输出端C1相连，第十二C单元CE12的输出端D4与第十六C单元CE16的第一输入端、第十五C单元CE15的第二输入端相连；

所述第十三C单元CE13的第一信号输入端与第九C单元CE9的输出端D1相连，第十三C单元CE13的第二信号输入端与第十C单元CE10的输出端D2相连，第十三C单元CE13的输出端A1与第一C单元CE1的第一输入端、第四C单元CE4的第二输入端相连；

所述第十四C单元CE14的第一信号输入端与第十C单元CE10的输出端D2相连，第十四C单元CE14的第二信号输入端与第十一C单元CE11的输出端D3相连，第十四C单元CE14的输出端A2与第一C单元CE1的第二输入端、第二C单元CE2的第一输入端相连；

所述第十五C单元CE15的第一信号输入端与第十一C单元CE11的输出端D3相连，第十五C单元CE15的第二信号输入端与第十二C单元CE12的输出端D4相连，第十五C单元CE15的输出端A3与第二C单元CE2的第二输入端、第三C单元CE3的第一输入端相连；

所述第十六C单元CE16的第一信号输入端与第十二C单元CE12的输出端D4相连，第十六C单元CE16的第二信号输入端与第九C单元CE9的输出端D1相连，第十六C单元CE16的输出端A4与第三C单元CE3的第二输入端、第四C单元CE4的第一输入端相连；

所述第一传输门TG1的信号输出端与第一C单元CE1的第一输入端相连；

所述第二传输门TG2的信号输出端与第二C单元CE2的第一输入端相连；

所述第三传输门TG3的信号输出端与第三C单元CE3的第一输入端相连；

所述第四传输门TG4的信号输出端与第四C单元CE4的第一输入端相连；

所述第五传输门TG5的信号输入端与第十三C单元CE13的输出端A1相连，第五传输们TG5的信号输出端E1与第一C单元CE1的第一输入端相连；

所述第六传输门TG6的信号输入端与第十四C单元CE14的输出端A2相连，第六传输们TG6的信号输出端E2与第二C单元CE2的第一输入端相连；

所述第七传输门TG7的信号输入端与第十五C单元CE15的输出端A3相连，第七传输们TG7的信号输出端E3与第三C单元CE3的第一输入端相连；

所述第八传输门TG8的信号输入端与第十六C单元CE16的输出端A4相连，第八传输门TG8的信号输出端E4与第四C单元CE4的第一输入端相连；

所述八个传输门均由一个PMOS晶体管和一个NMOS晶体管构成，这两个晶体管的源极连接在一起，作为传输门的输入；这两个晶体管的漏极连接在一起，作为传输门的输出；所述八个传输门分为两组，第一组为第一传输门TG1至第四传输门TG4，第二组为第五传输门TG5至第八传输门TG8；第一组传输门中NMOS晶体管的栅极连接系统时钟信号CLK，PMOS晶体管的栅极连接反向系统时钟信号NCK；第二组传输门中PMOS晶体管的栅极连接系统时钟信号CLK，NMOS晶体管的栅极连接反向系统时钟信号NCK；

所述十六个二输入C单元的结构相同，所述第一C单元CE1由两个PMOS管和两个NMOS管组成，所述两个PMOS管包括第一PMOS管MP11和第二PMOS管MP12，所述两个NMOS管包括第一NMOS管MN11和第二NMOS管MN12；

其中，第一PMOS管MP11的栅极与第一NMOS管MN11的栅极相连接，连接点为第一C单元CE1的第一信号输入端；第二PMOS管MP12的栅极与第二NMOS管MN12的栅极相连接，连接点为第一C单元CE1的第二信号输入端；第一PMOS管MP11的漏极与第二PMOS管MP12的源极相连接；第二PMOS管MP12的漏极与第一NMOS管MN11的漏极相连接；第一NMOS管MN11的源极与第二NMOS管MN12的漏极相连接；第一PMOS管MP11的源极、第一PMOS管MP11的衬底、第二PMOS管MP12的衬底均连接电源VDD；第一NMOS管MN11的衬底、第二NMOS管MN12的衬底、第二NMOS管MN12的源极均接地。

2.根据权利要求1所述的基于C单元的三节点翻转自恢复锁存器，其特征在于：对于所述矩阵存储模块，位于每列第一行的C单元，若位于其下一列第一行C单元的第一输入端、位于其下一列第四行的C单元的第二输入端未被反馈，则该C单元的输出端向这些待被反馈的输入端进行反馈，直到矩阵存储模块中所有列的第一行C单元的第一输入端、第四行的C单元的第二输入端都被反馈完毕；

位于每列第二行的C单元，若位于其下一列第一行C单元的第二输入端、位于其下一列第二行的C单元的第一输入端未被反馈，则该C单元的输出端向这些待被反馈的输入端进行反馈，直到矩阵存储模块中所有列的第一行C单元的第二输入端、第二行的C单元的第一输入端都被反馈完毕；

位于每列第三行的C单元，若位于其下一列第二行C单元的第二输入端、位于其下一列第三行的C单元的第一输入端未被反馈，则该C单元的输出端向这些待被反馈的输入端进行反馈，直到矩阵存储模块中所有列的第二行C单元的第二输入端、第三行的C单元的第一输入端都被反馈完毕；

位于每列第四行的C单元，若位于其下一列第三行C单元的第二输入端、位于其下一列第四行的C单元的第一输入端未被反馈，则该C单元的输出端向这些待被反馈的输入端进行反馈，直到矩阵存储模块中所有列的第三行C单元的第二输入端、第四行的C单元的第一输入端都被反馈完毕；

最终全部C单元的所有输入端都得到反馈，达成循环互锁。

3.根据权利要求1所述的基于C单元的三节点翻转自恢复锁存器，其特征在于：当系统时钟信号CLK = 0、反向系统时钟信号NCK = 1时，所述第十六C单元CE16的信号输出端A4作为锁存器的数据输出端；当系统时钟信号CLK = 1、反向系统时钟信号NCK = 0时，所述第四传输门TG4的信号输出端作为锁存器的数据输出端。