利索能及
我要发布
收藏
专利号: 2019112629040
申请人: 常州大学
专利类型:发明专利
专利状态:已下证
更新日期:2025-12-22
缴费截止日期: 暂无
联系人

摘要:

权利要求书:

1.一种面向废线路板拆解的高值电子器件自动识别方法,其特征在于:包括以下步骤:步骤1:采集废线路板高值电子器件图像作为图像样本制作训练图像样本集及验证图像样本集;

步骤2:搭建YOLOv3-Darknet62网络模型,建立识别高值电子器件的深度学习网络模型;

步骤3:将步骤1制作的训练图像样本集中的图像输入到步骤2搭建的网络模型学习并完成训练;

步骤4:用步骤3中网络训练获得的网络模型对废线路板上高值电子器件进行识别。

2.如权利要求1所述的面向废线路板拆解的高值电子器件自动识别方法,其特征在于:步骤1具体包括以下步骤:

步骤11:将采集的图像样本统一缩放到特定像素范围内;

步骤12:对训练图像样本集和验证图像样本集中所有高值电子器件图像进行标注。

3.如权利要求1所述的面向废线路板拆解的高值电子器件自动识别方法,其特征在于:步骤2具体为:在YOLOv3模型输出增加一个卷积块res4构成4尺度特征金字塔,同时将训练图像样本集中的样本图像尺寸调整为512×512像素构成64×64,32×32,16×16,8×8共4个尺度特征金字塔,以扩展所能识别对象的尺寸范围,并对该特征金字塔执行2倍上采样操作,与深度残差网络融合形成网络深度为130层的YOLOv3-Darknet62网络模型。

4.如权利要求3所述的面向废线路板拆解的高值电子器件自动识别方法,其特征在于:所搭建的YOLOv3-Darknet62网络模型含6个卷积块和4个尺度输出共130层,其中6个卷积块中含54个卷积层,27个残差层;4个尺度的输出均为YOLO特征交互层,整个网络中共经历了6次下采样和3次上采样。

5.如权利要求3所述的面向废线路板拆解的高值电子器件自动识别方法,其特征在于:所述特征金字塔与残差网络的拼接方式为:经过向上采样后的第98层与第74层残差层拼接、第110与第61层残差层拼接、第122层与第36层残差层拼接,并使用1×1或3×3的卷积核进行卷积来扩充张量维度。

6.如权利要求1所述的面向废线路板拆解的高值电子器件自动识别方法,其特征在于:步骤3中的训练方法具体为:首先使用在COCO数据集上对80类物体预训练的模型Darknet-

53初始化残差网络中的共享卷积层,后采用的动量为0.9、小批量随机梯度下降法进行优化,初始学习率为lr=0.001,衰减系数dec=0.005。

7.如权利要求1所述的面向废线路板拆解的高值电子器件自动识别方法,其特征在于:所述废线路板高值电子器件包括CPU、IC芯片、晶振、PCI插槽和DDIM插槽的一种或几种。