1.一种基于忆阻器的差动输入电路，包括差动比例放大电路，其特征是：所述差动比例放大电路包括两个输入端和一个输出端，所述差动比例放大电路的输出端和两个输入端均连接一个忆阻低通滤波电路，两个所述输入端的输入信号是是极性相反的信号。

2.如权利要求1所述的基于忆阻器的差动输入电路，其特征是：所述差动比例放大电路包括带有一个正相输入端、一个反相输入端和一个输出端的运算放大器A，所述运算放大器A的反相输入端接有由忆阻器Rm2和电容C2组成的忆阻滤波器LB2，所述忆阻器Rm2的输入端通过电阻R1与反相输入信号源相联，所述电容C2一端与所述忆阻器Rm2的输出端相连接，所述电容C2的另一端接地；所述运算放大器A的正相输入端接有由忆阻器Rm3和电容C3组成的忆阻滤波器LB3，所述忆阻器Rm3的输入端通过电阻R2与正相输入信号源相联，所述电容C3一端与所述忆阻器Rm3的输出端相连接，所述电容C3的另一端接地；所述运算放大器A的输出端与由忆阻器Rm0和电容C1组成的忆阻滤波器LB1相接，所述忆阻器Rm0的信号输入端与运算放大器A的输出信号端相联，所述电容C1和所述忆阻器Rm0的信号输出端相连接，所述电容C1的左端接地；所述忆阻滤波器LB1的输出端作为所述差动输入电路的输出端；所述运算放大器A的正相输入端通过电阻R3接地，所述运算放大器A的反相输入端与输出端之间并联有忆阻器Rm1。

3.如权利要求2所述的基于忆阻器的差动输入电路，其特征是：所述忆阻器Rm1、忆阻器Rm2、忆阻器Rm3和忆阻器Rm0的组成元件均包括由二极管D1、二极管D2、二极管D3和二极管D4首尾相接组成的电桥再与电容C0和电阻R0并联连接组成；所述二极管D1、二极管D2、二极管D3和二极管D4实现文氏电桥功能，所述电容和电阻组成RC振荡电路；

所述文氏电桥是以二极管D4的负极与二极管D1正极连接的交点为输入端，以二极管D3的负极与二极管D2正极连接的交点为输出端的单输入单输出电路；二极管D4的正极与二极管D3正极相连接，二极管D1的负极与二极管D2的负极相连接；所述电容C0、所述电阻R0均并联在二极管D1的负极与二极管D2负极连接的交点以及二极管D4的正极与二极管D3正极连接的交点之间。