1.一种具有超低导通压降的高速IGBT器件，其特征在于，所述IGBT器件包括：

N型耐压区(1)，N型耐压区下表面依次设置的N型半导体区(2)、P型集电极区(3)、集电极金属(16)，以及N型耐压区(1)上表面设置的元胞区和结终端区；

所述元胞区包括：设置于N型耐压区上表面的外延层(12)，设置于外延层内的第一P型基区、第二P型基区与第三P型基区，设置于第一P型基区下表面的第一N型载流子存储层，设置于第二P型基区下表面的第二N型载流子存储层，覆盖于第三P型基区、第二N型载流子存储层及部分第一N型载流子存储层下表面的P型电场屏蔽层(11)，以及深入P型电场屏蔽层的槽栅；其中，所述槽栅由位于槽壁的栅介质层(7)与位于槽内的多晶硅栅(8)构成，且多晶硅栅上表面设置栅极金属(9)；所述第一P型基区及其下表面的第一N型载流子存储层位于槽栅左侧，且第一N型载流子存储层与N型耐压区(1)相接触；所述第二P型基区及其下表面的第二N型载流子存储层位于槽栅右侧；所述第二P型基区与第三P型基区之间间隔有外延层(12)，且所述间隔的外延层下表面与第二N型载流子存储层相接触；所述第一P型基区内设置有相互邻接的第一N型重掺杂区和第一P型重掺杂区、且第一N型重掺杂区与槽栅相接触，所述第二P型基区内设置有相互独立的第二N型重掺杂区和第二P型重掺杂区，所述第三P型基区内设置有相互独立的第三N型重掺杂区和第三P型重掺杂区，所述第二P型基区与第三P型基区之间的外延层内设置有第四N型重掺杂区，所述第一P型重掺杂区和第一N型重掺杂区的上表面设置发射极金属(10)，所述第二N型重掺杂区上表面设置有发射极金属、且第二N型重掺杂区不与槽栅相接触，所述第二P型重掺杂区与第三N型重掺杂区通过第一连接金属(14)相连，所述第三P型重掺杂区与第四N型重掺杂区(6)通过第二连接金属(15)相连；

所述结终端区包括：设置于N型耐压区(1)上表面的外延层(12)，以及若干个深入N型耐压区的深槽；其中，每个深槽下方均设置有独立的P型电场屏蔽层，且深槽之间的间距随距离元胞区的距离增大而增大。

2.按权利要求1所述具有超低导通压降的高速IGBT器件，其特征在于，所述元胞区中，所述外延层与第三P型基区之间还设置有隔离区，所述隔离区与所述槽栅采用相同结构，由位于槽壁的栅介质层与位于槽内的多晶硅栅构成，且多晶硅栅与第一连接金属相连、或者与第二连接金属相连、或者不与任何连接金属相连。

3.按权利要求1所述具有超低导通压降的高速IGBT器件，其特征在于，所述结终端区中，所述深槽由填充于槽内的填充介质(17)构成、或者由位于槽壁的栅介质层与位于槽内的多晶硅栅共同构成。