1.一种模拟电压除法器电路，其特征在于：包括比例值计算单元、模拟结果输出单元；

所述比例值计算单元设有分子电压输入端、分母电压输入端和数字比例值输出端；

所述比例值计算单元包括并行A/D转换器；所述并行A/D转换器具有模拟电压输入端、参考电压输入端和并行数据输出端；所述并行A/D转换器工作在自动连续转换模式；

所述并行A/D转换器的模拟电压输入端为比例值计算单元的分子电压输入端，参考电压输入端为比例值计算单元的分母电压输入端，并行数据输出端为比例值计算单元的数字比例值输出端；

所述模拟结果输出单元设有数字比例值输入端、比例因子电压输入端和模拟电压比例值输出端；所述数字比例值输入端连接至比例值计算单元的数字比例值输出端；

所述模拟结果输出单元的核心是并行D/A转换器；所述并行D/A转换器具有并行数据输入端、基准电压输入端和转换电压输出端；所述并行D/A转换器的并行数据输入端为模拟结果输出单元的数字比例值输入端，基准电压输入端为比例因子电压输入端，转换电压输出端为模拟电压比例值输出端；

所述数字比例值输出端输出的数字比例值和数字比例值输入端输入的数字比例值均为二进制数；

所述模拟电压除法器电路还包括输入电压排序单元；所述输入电压排序单元设有第一输入电压输入端、第二输入电压输入端、分子电压输出端、分母电压输出端和大小比较结果输出端；所述分子电压输出端、分母电压输出端分别连接至比例值计算单元的分子电压输入端、分母电压输入端；

所述第一输入电压幅值大于第二输入电压时，输入电压排序单元输出的分母电压等于第一输入电压，分子电压等于第二输入电压；所述第一输入电压幅值小于第二输入电压时，输入电压排序单元输出的分母电压等于第二输入电压，分子电压等于第一输入电压；所述第一输入电压和第二输入电压都是正电压；所述并行A/D转换器参考电压输入端允许输入的参考电压范围要比第一输入电压和第二输入电压的范围都宽；所述大小比较结果输出端以开关量的形式输出大小比较结果；所述开关量的形式是高、低电平；

所述输入电压排序单元由双通道双路模拟开关和比较器组成；所述比较器对第一输入电压、第二输入电压的幅值大小进行比较；所述大小比较结果输出端输出的大小比较结果由比较器的输出控制；所述双通道双路模拟开关的通道选择由比较器的输出控制；

所述模拟电压除法器电路自动求取两个输入电压之间的比例值，并同时以数字信号与模拟信号的形式输出。

2.如权利要求1所述的一种模拟电压除法器电路，其特征在于：所述数字比例值输出端的二进制位位数等于数字比例值输入端的二进制位位数，数字比例值输入端的二进制位与数字比例值输出端的二进制位按序相连。

3.如权利要求1所述的一种模拟电压除法器电路，其特征在于：所述数字比例值输出端的二进制位位数多于数字比例值输入端的二进制位位数，数字比例值输出端多出的低位二进制位不连接至数字比例值输入端，将数字比例值输入端的二进制位与数字比例值输出端高位相应位数的二进制位按序相连。

4.如权利要求1所述的一种模拟电压除法器电路，其特征在于：所述数字比例值输出端的二进制位位数少于数字比例值输入端的二进制位位数，数字比例值输入端多出的低位二进制位连接至低电平，将数字比例值输出端的二进制位与数字比例值输入端高位相应位数的二进制位按序相连。

5.如权利要求2‑4中所述的任一项一种模拟电压除法器电路，其特征在于：设输入的分子电压为U1，分母电压为U2；数字比例值输出端输出的数字比例值为Z，Z的最大值为Zmax；

比例因子电压输入端输入的比例因子电压是UK；模拟电压比例值输出端输出的模拟电压比例值是U0；则有

6.如权利要求5所述的一种模拟电压除法器电路，其特征在于：所述并行A/D转换器参考电压输入端允许输入的参考电压范围要比分母电压输入端的输入电压范围宽。

7.如权利要求5所述的一种模拟电压除法器电路，其特征在于：所述分子电压和分母电压都是正电压，且分子电压小于等于分母电压。

8.如权利要求1所述的一种模拟电压除法器电路，其特征在于：所述并行A/D转换器工作在自动连续转换模式的方式，包括将并行A/D转换器设置在自动连续转换模式，或者是由并行A/D转换器转换结束信号重新启动下一次A/D转换，或者是由额外产生的周期脉冲控制并行A/D转换器进行A/D转换。

9.如权利要求1所述的一种模拟电压除法器电路，其特征在于：所述并行D/A转换器处于直接D/A转换状态。