利索能及
我要发布
收藏
专利号: 2014100353107
申请人: 南京邮电大学
专利类型:发明专利
专利状态:已下证
更新日期:2025-04-10
缴费截止日期: 暂无
联系人

摘要:

权利要求书:

1.一种双模式低噪声放大器,其特征在于,该放大器包含低噪声放大器核心电路和双模式开关可控的复制型偏置电路,且双模式开关可控的复制型偏置电路为低噪声放大器核心电路提供所需的所有偏置;通过控制双模式开关可控的复制型偏置电路的单刀双掷单刀双掷开关S来使低噪声放大器核心电路工作于不同的两种状态,即高增益模式和高线性度模式;其中,当单刀双掷单刀双掷开关S的不动端c连接单刀双掷单刀双掷开关S的动端a时,低噪声放大器核心电路工作于高线性度模式;当单刀双掷单刀双掷开关S的不动端c连接单刀双掷单刀双掷开关S的触点动端b时,低噪声放大器核心电路工作于高增益模式;高增益模式时该偏置电路提供给放大电路跨导管低的偏置电压,保证跨导管工作在饱和区;高线性度时该偏置电路提供给放大电路跨导管高的偏置电压,使其工作在线性区,此时放大电路具有较高的线性度;

其中:

所述低噪声放大器核心电路中,第一NMOS管NM1漏极与第三NMOS管NM3源极相连;第二NMOS管NM2漏极与第四NMOS管NM4源极相连;第三NMOS管NM3漏极与第一PMOS管PM1漏极相连;第四NMOS管NM4漏极与第二PMOS管PM2漏极相连;第三NMOS管NM3的栅极及NM4的栅极分别与第一电阻R1、第二电阻R2的一端相连;第一电阻R1、第二电阻R2的另一端接电源电压VDD;第一PMOS管PM1的源极、第二PMOS管PM2的源极分别与电源电压VDD相连;第一PMOS管PM1、第二PMOS管PM2的栅极分别接第三偏置电压Vbias3;第一NMOS管NM1源极与栅极间连接第一电容C1,第一NMOS管NM1源极与第一电感L1一端相连;第二NMOS管NM2源极与栅极间连接第二电容C2;第二NMOS管NM2源极与第二电感L2一端相连;第一电感L1另一端、第二电感L2另一端分别与第五NMOS管NM5的漏极相连;第五NMOS管NM5源极接地,第五NMOS管NM5栅极接第五电阻R5的一端,第五电阻R5另一端接第二偏置电压Vbias2;第一NMOS管NM1栅极与第三电感L3一端相连,第三电感L3另一端接输入信号并与第三电阻R3一端相连,第三电阻R3另一端接第一偏置电压Vbias1;第二NMOS管NM2栅极与第四电感L4一端相连,第四电感L4另一端接输入信号并与第四电阻R4一端相连,第四电阻R4另一端接第一偏置电压Vbias1;第三电容C3一端分别与第二NMOS管NM2漏极及第四NMOS管NM4源极相连,第三电容C3另一端与第三NMOS管NM3的栅极相连;第四电容C4的一端分别与第一NMOS管NM1的漏极及第三NMOS管NM3的源极相连,第四电容C4另一端与第四NMOS管NM4的栅极相连;共模反馈电路CMFB正极与第三 NMOS管NM3的漏端连接,共模反馈电路CMFB负极与第四NMOS管NM4的漏端连接,共模反馈电路CMFB的输出与第五NMOS管NM5的栅极相连;

所述双模式开关可控的复制型偏置电路中,第七NMOS管NM7漏极与第九NMOS管NM9源极相连;第八NMOS管NM8漏极与第十NMOS管NM10源极相连;第九NMOS管NM9漏极与第三PMOS管PM3的漏极相连;第十NMOS管NM10漏极与第四PMOS管PM4的漏极相连;第九NMOS管NM9栅极、第十NMOS管NM10栅极分别与第六电阻R6、第七电阻R7的一端相连;第六电阻R6、第七电阻R7的另一端以及第三PMOS管PM3、第四PMOS管PM4的源极分别与电源VDD相连;第三PMOS管PM3栅极源第四PMOS管PM4栅极相连同时导出第三偏置电压Vbias3;第三PMOS管PM3的栅极与漏极相连;第七NMOS管NM7栅极与第八NMOS管NM8栅极相连同时导出第一偏置Vbias1;第七NMOS管NM7源极与第十一NMOS管NM11漏极相连;第八NMOS管NM8源极与第十二NMOS管NM12漏极相连;第十一NMOS管NM11栅极、第十二NMOS管NM12栅极与第六NMOS管NM6栅极相连同时导出第二偏置电压Vbias2;第十一NMOS管NM11源极、第十二NMOS管NM12源极、第六NMOS管NM6源极都接地;第六NMOS管NM6栅极与漏极相连同时漏极与基准电流源Iref相连;基准电流源Iref的另一端接电源;单刀双掷开关S的动端a端与第八NMOS管NM8漏极相连、动端b端与第十二NMOS管NM12栅极相连、不动端c端与第八NMOS管NM8栅极相连。