1.一种基于FPGA多模式幅度调制中频电流脉冲信号发生装置，其特征在于，包括：依次连接的电源模块、MCU控制模块、FPGA信号发生模块和低频电流调制信号发生模块；还包括：

与电源模块和MCU控制模块相连的人机接口模块；还包括：中频双极性脉冲产生模块和电极单元，电源模块、中频双极性脉冲产生模块和电极单元依次连接，电极单元作为中频电流脉冲信号发生装置的输出端与人体穴位相接；电源模块还分别与FPGA信号发生模块和低频电流调制信号发生模块相连；其中，FPGA信号发生模块包括：相互连接的波形数据存储单元和信号发生单元，信号发生单元与MCU控制模块相连；低频电流调制信号发生模块包括：相互连接的D/A转换单元和压控电流源单元，信号发生单元与D/A转换单元相连；中频双极性脉冲产生模块包括：相互连接的H桥驱动单元和H桥电路单元。

2.根据权利要求1所述的一种基于FPGA多模式幅度调制中频电流脉冲信号发生装置，其特征在于，电源模块包括：升压电路和降压电路；升压电路与压控电流源单元连接；降压电路为MCU控制模块、FPGA信号发生模块、中频双极性脉冲产生模块提供工作电源。

3.根据权利要求1所述的一种基于FPGA多模式幅度调制中频电流脉冲信号发生装置，其特征在于，信号发生单元包括：第一累加寄存器、第二累加寄存器和第三累加寄存器，波形数据存储单元包括波形数据表ROM，波形数据表ROM与D/A转换单元连接；频率字F_WORD输入第一累加寄存器，在系统时钟CLK的控制下，第一累加寄存器与第二累加器寄存器的F_WORD累加，输出的二进制码与输入第三累加寄存器的相位控制字P_WORD进行相加后作为波形数据表ROM的地址，然后对波形数据表ROM进行寻址，输出的信号幅值经过D/A转换单元变成低频调制波形，作为压控电流源单元的输入，从而在压控电流源单元输出电流信号，波形数据存储单元内存储电流信号，电流信号包括正弦波、方波、三角波、锯齿波、梯形波和指数波。

4.根据权利要求3所述的一种基于FPGA多模式幅度调制中频电流脉冲信号发生装置，其特征在于，第一累加寄存器、第二累加寄存器和第三累加寄存器相同，第一累加寄存器包括：数字全加器和数字相位寄存器，当系统时钟F_CLK上升沿信号到来时，来自数字相位寄存器输出的相位累加数据和频率控制字K在数字全加器1111中进行叠加运算，再把相加后的结果送至第一累加寄存器的数据输入端，以使加法器在下一个时钟作用下继续与频率控制字进行相加。

5.根据权利要求1所述的一种基于FPGA多模式幅度调制中频电流脉冲信号发生装置，其特征在于，经FPGA信号发生模块产生并经D/A转换单元转换后的模拟信号DAC与压控电流源单元中的第一运算放大器U2的同相输入端连接，压控电流源单元包括：第一运算放大器U2、第二运算放大器U3、PNP三极管Q3、NPN三极管Q4、多个电容和多个电阻组成，D/A转换单元输出的电压信号DOUT，经过第六电容C6进入第一运算放大器U2的同相输入端，第一运算放大器U2的反向输入端接第十四电阻R14经过第十六电阻R16连接至GND，第一运算放大器U2输出端连接第十三电阻R13后连接NPN三极管Q4的基极，NPN三极管Q4的集电极接第十一电阻R11后连接至电源VCC30，同时NPN三极管Q4的集电极电压作为第二运算放大器U3同相输入端的输入，第二运算放大器U3反向输入端接第九电阻R9至电源VCC30，第二运算放大器U3的反向输入端连接第七电容C7后连接第二运算放大器U3的输出端，第二运算放大器U3的反向输入端还依次连接第九电阻R9和第十电阻R10，第二运算放大器U3输出端接第十二电阻R12至PNP三极管Q3的基极，PNP三极管Q3的发射极接第十电阻R10后接电源VCC30，PNP三极管Q3的集电极接第十五电阻R15后接GND，PNP三极管Q3的集电极作为可变电流源CUR_DET1，直接接入到中频双极性脉冲发生模块中的H桥电路单元。

6.根据权利要求1所述的一种基于FPGA多模式幅度调制中频电流脉冲信号发生装置，其特征在于，H桥电路单元包括：第六芯片U6和第七芯片U7，其中，第六芯片U6中的第一NOMS管的栅极G1和H桥驱动单元的输出开关信号PWM1_A_MOS1连接，第七芯片U7中的第二NMOS管的栅极G2与H桥驱动单元的输出开关信号PWM1_A_MOS2连接，第六芯片U6中的第二NMOS管的栅极G2和H桥驱动单元的输出开关信号PWM1_B_MOS2连接，第七芯片U7中的第一NMOS管的栅极G1和H桥驱动单元的输出开关信号PWM1_B_MOS1连接，第六芯片U6中的第一NMOS管的漏极D1和源极S1之间并联有第二十一电阻R21和第九电容C9串联而成的滤波电路，第六芯片U6中第二NMOS管的漏极D2和源极S2之间并联有第二十二电阻R22和第十电容C10串联而成的滤波电路，且第六芯片U6中的第一NMOS管的源极S1和第二NMOS管的漏极D2连接后，与第一电极信号VS1连接；同样，第七芯片U7中的第一NMOS管的漏极D1和源极S1之间并联有第二十三电阻R23和第十一电容C11串联而成的滤波电路，第六芯片U6中第二NMOS管的漏极D2和源极S2之间并联有第二十四电阻R24和第十二电容C12串联而成的滤波电路，且第七芯片U7中的第一NMOS管的源极S1和第二个NMOS管的漏极D2连接后，与第二电极信号VS2连接；第六芯片U6中的第一NMOS管的漏极D1和第七芯片U7中第一NMOS管的漏极D1相连接后，接压控电流源单元中PNP三极管Q3的集电极输出端CUR_DET1，从而接入低频电流调制信号。

7.根据权利要求1所述的一种基于FPGA多模式幅度调制中频电流脉冲信号发生装置，其特征在于，MCU控制模块产生两路PWM信号分别为PWM_A和PWM_B，PWM_A的高电平和PWM_B的高电平在相同周期内不能存在相重合的时刻，即当PWM_A为高电平时，PWM_B必须为低电平，反之，PWM_B为高电平时，PWM_A必须为低电平。

8.根据权利要求7所述的一种基于FPGA多模式幅度调制中频电流脉冲信号发生装置，其特征在于，设PWM_A和PWM_B信号频率相同 ，设PWM_A脉宽为 ,PWM_B脉宽为 ，则有 = = ，即两PWM_A和PWM_B信号脉宽相同，PWM_A和PWM_B信号的周期 相同，占空比 相同，且满足: ， ,  ；

设PWM_A的脉宽 ，PWM_B的脉宽 ，且有 ，其中,设

为死区时间。

9.根据权利要求8所述的一种基于FPGA多模式幅度调制中频电流脉冲信号发生装置，其特征在于， ，脉宽 ， ， ；

为PWM_A和PWM_B信号同时为低电平的时段， 。

10.根据权利要求9所述的一种基于FPGA多模式幅度调制中频电流脉冲信号发生装置，其特征在于，信号发生单元产生的低电平写入信号经PWM_B下降沿触发，产生低电平信号经或门逻辑电路后，连接到D/A转换单元的 引脚。