1.一种PT限流消谐用PTC电阻降值加速组件，包括串联在PT高压侧中性点与接地母排之间的一次消谐器（1），其特征在于，还包括：并联于一次消谐器（1）的定值电阻和执行模块，定值电阻和执行模块串联在一起，并且定值电阻处于执行模块的输入侧；

所述执行模块包括用于加速一次消谐器（1）降温的降阻加速组件（2）、用于控制降阻加速组件（2）启闭的NMOS和用于控制NMOS通断的MCU，MCU与定值电阻串联，降阻加速组件（2）和NMOS串联且接入外界电源；

所述一次消谐器（1）为流敏型消谐器，其内部的阻尼电阻采用PTC材料制成，其外部壳体侧壁预设有用于安装降阻加速组件（2）的安装位；

所述降阻加速组件（2）包括嵌块（21）和半导体制冷片（22），嵌块（21）嵌装在一次消谐器（1）预设的安装位内，并且嵌块（21）的内端面与一次消谐器（1）预设的安装位内所暴露的内部阻尼电阻的表面相互抵接，半导体制冷片（22）的冷面与嵌块（21）的外端面贴合，半导体制冷片（22）的输入端接入外界电源的正极，而其输出端接入NMOS的漏极；

所述降阻加速组件（2）的启闭逻辑步骤如下：

S1、第一次条件判断，一次消谐器（1）进行消谐过程中，PT高压侧中性点输出的电流分流至定值电阻，并且流向MCU，MUC监测定值电阻的实时电流并进行如下判断：当 时，MCU被唤醒；

当 时，MCU保持沉睡，直至 增加至符合MCU被唤醒的条件；

S2、第二次条件判断，MCU被唤醒后，持续监测和分析定值电阻的实时电流并进行如下判断：当 ，MCU控制NMOS导通并进行计时，降阻加速组件（2）工作对一次消谐器（1）的内部阻尼电阻进行降温以加速该阻尼电阻的下降；

当 ，MCU不对NMOS进行动作，NMOS保持断开，降阻加速组件（2）不工作，直至符合MCU控制NMOS导通的条件；

S3、第三次条件判断，MCU持续对采样的电流数据实时刷新并进行如下判断：当MCU从计时开始，直至 ，定值电阻的电流大小变化呈 ，MCU计时结束并控制NMOS断开，降阻加速组件（2）不工作，结束对一次消谐器（1）内部阻尼电阻的降温，即结束对该阻尼电阻的降值速度的加速；

当MCU从计时开始，并且 未到达预设时长 时，定值电阻的电流大小变化呈，MCU直接控制NMOS断开并停止计时，降阻加速组件（2）不工作，随后重新执行步骤S2；

所述步骤S1、步骤S2和步骤S3中：

为MCU在实时监测定值电阻的电流大小变化过程中，定值电阻的实时电流值；

为PT所在电力系统正常运行状态下，一次消谐器（1）内部阻尼电阻在温度为 时，定值电阻的电流值；

为采用时间点在 的采样时间点之前依次采样的若干个一次消谐器（1）的电流值， 即 是的历史采样值，并且 的采样时间与 的采样时间相邻，在这些依次采样的时间点中， 至少有三个采样节点，即 ；

为从MCU计时开始直至计时结束的实时时长；

即预设时长，是MCU预设的用于触发结束计时的时长；

在 这些依次采样的时间点中，相邻的两个采样点时间的间隔时长 与MCU的预设时长的关系为 ，在预设时长 内MCU至少判断四次 的状态，即 且取整数， 为间隔时长 的数量。

2.根据权利要求1所述的PT限流消谐用PTC电阻降值加速组件，其特征在于：所述半导体制冷片（22）的热面均匀贴合有散热翅片（23）。

3.根据权利要求2所述的PT限流消谐用PTC电阻降值加速组件，其特征在于：所述NMOS的源极接地，而其栅极与MCU串联，并且两者的串联电路上接有与NMOS并联的防护电阻，MCU通过该防护电阻接地。

4.根据权利要求3所述的PT限流消谐用PTC电阻降值加速组件，其特征在于：所述一次消谐器（1）预设的安装位为连通一次消谐器（1）外部壳体内外的通口，该通口对嵌块（21）和半导体制冷片（22）的周边表面进行包覆。