1.一种基于生物情景记忆产生机理的忆阻器自识别电路，其特征在于，它由新皮质模块电路、海马旁模块电路和海马体模块电路联合构成；

所述新皮质模块电路由区域1和区域2构成；

其中，区域1由运算放大器A8和A9、电阻R17‑R21、时序脉冲控制信号Vcn1、PMOS管P1组成；在区域1中，外部输入信号VSE1和VSE2由第一节点和第七节点分别通过电阻R18和R17与运算放大器A8的反相输入端相连于第二十三节点；运算放大器A8的同相输入端接地；电阻R19分别与运算放大器A8的反相输入端和输出端连接于第二十三节点和第二十四节点；运算放大器A8的输出端通过电阻R20和运算放大器A9的反相输入端连接于第二十五节点；运算放大器A9的同相输入端接地；电阻R21分别与运算放大器A9的反相输入端和输出端相连于第二十五节点和第二十六节点；运算放大器A9的输出端通过第二十六节点与PMOS管P1的源极连接，时序脉冲控制信号Vcn1与PMOS管P1的栅极连接，PMOS管P1的漏极为区域1的输出端，即第二十七节点；

其中，区域2由运算放大器A1‑A5、电阻R1‑R10、两个时序脉冲控制信号Vcn2、两个双传输门

11 21 12 22

开关S1、S2和忆阻器M WA、M WA、M WA、M WA组成；在区域2中，外部信号VSE1与S11的输入端相交于第一节点；此外，VSE1通过电阻R1与运算放大器A1的反相输入端连接于第二节点；A1的同相输入端接地；电阻R2分别与运算放大器A1的反相输入端和输出端相交于第二节点和第三节点；运算放大器A1的输出端将VSE1的反相信号VSE1'通过第三节点传输至S12的输入端；S11与S12

11 12

二者的输出端以并联的形式分别与忆阻器M WA的正极和M WA的负极连接于第六节点；同理，外部信号VSE2与S21的输入端相交于第七节点；此外，VSE2通过电阻R3与运算放大器A2的反相输入端连接于第八节点；A2的同相输入端接地；电阻R4分别与运算放大器A2的反相输入端和输出端相交于第八节点和第九节点；运算放大器A2的输出端将VSE2的反相信号VSE2'通过第九

21

节点传输至S22的输入端；S22与S21二者的输出端以并联的形式分别与忆阻器M WA的正极和

22 11 21

M WA的负极连接于第十二节点；忆阻器M WA、M WA的负极以并联的形式与运算放大器A3的反相输入端连接于第十三节点；运算放大器A3的同相输入端接地；电阻R5分别与运算放大器A3

12 22

的反相输入端和输出端相交于第十三节点和第十五节点；忆阻器M WA、M WA的正极以并联的形式与运算放大器A4的反相输入端连接于第十四节点；运算放大器A4的同相输入端接地；电阻R6分别与运算放大器A4的反相输入端和输出端相交于第十四节点和第十六节点；运算放大器A3的输出端通过电阻R7与运算放大器A5的反相输入端连接于第十七节点；电阻R8分别与运算放大器A4的输出端与地连接，而电阻R9分别与运算放大器A4的输出端和A5的同相输入端连接；电阻R10分别与运算放大器A5的反相输入端和输出端相交于第十七节点和第十八节点；在此连接方式下，第十八节点即为区域2的输出信号；

所述海马旁模块电路由中内嗅皮层区和后内嗅皮层区构成；这里，中内嗅皮层区和后内嗅皮层区分别简记为MEA区和LEA区；

其中MEA区由四个分支构成，每个分支结构相同且仅器件参数有差别；

在MEA区分支一中，新皮质模块电路中区域1的输出通过第二十七节点与运算放大器A10的同相输入端连接；NMOS管N1的漏极与运算放大器A10的同相输入端连接于第二十七节点，NMOS管N1的源极与反馈信号Vf连接，NMOS管N1的栅极与时序脉冲控制信号Vcn3连接；忆阻器

1 1

MWE的正极与运算放大器A10的反相输入端连接于第二十九节点，忆阻器M WE的负极与地连接；电阻R22分别与运算放大器A10的反相输入端和输出端相交于第二十九节点和第三十节点；NMOS管N2的栅极与运算放大器A10的输出端连接，源极与地连接，漏极通过第三十一节点与电阻R23连接，电阻R23的另一端与DC电源Vd连接；PMOS管P2的栅极与N2的漏极连接于第三十一节点，源极与脉冲源VS连接，漏极通过第三十三节点与电阻R24连接；电阻R24的另一端与地连接；运算放大器A11的反相输入端通过电阻R25与P2的漏极连接于第三十三节点；运算放大器A11的同相输入端接地；电阻R25和电容C2分别与运算放大器A11的反相输入端和输出端相交于第三十五节点和第三十六节点；

在MEA区分支二中，新皮质模块电路中区域1的输出通过第二十七节点与运算放大器A12的同相输入端连接；NMOS管N3的漏极与运算放大器A12的同相输入端连接，NMOS管N3的源极2

与反馈信号Vf连接，NMOS管N3的栅极与时序脉冲控制信号Vcn3连接；忆阻器MWE的正极与运算

2

放大器A12的反相输入端连接于第三十八节点，忆阻器MWE的负极与地连接；电阻R28分别与运算放大器A12的反相输入端和输出端相交于第三十八节点和第三十九节点；NMOS管N4的栅极与运算放大器A12的输出端连接，源极与地连接，漏极通过第四十节点与电阻R29连接，电阻R29的另一端与DC电源Vd连接；PMOS管P3的栅极与N4的漏极连接，源极与脉冲源VS连接，漏极通过第四十二节点与电阻R30连接；电阻R30的另一端与地连接；运算放大器A13的反相输入端通过电阻R31与P3的漏极连接；运算放大器A13的同相输入端接地；电阻R32和电容C3分别与运算放大器A13的反相输入端和输出端相交于第四十四节点和第四十五节点；

在MEA区分支三中，新皮质模块电路中区域1的输出通过第二十七节点与运算放大器A14的同相输入端连接；NMOS管N5的漏极与运算放大器A14的同相输入端连接，NMOS管N5的源极3

与反馈信号Vf连接，NMOS管N5的栅极与时序脉冲控制信号Vcn3连接；忆阻器MWE的正极与运算

2

放大器A14的反相输入端连接于第四十七节点，忆阻器MWE的负极与地连接；电阻R34分别与运算放大器A14的反相输入端和输出端相交于第四十七节点和第四十八节点；NMOS管N6的栅极与运算放大器A14的输出端连接，源极与地连接，漏极通过第四十九节点与电阻R35连接，电阻R35的另一端与DC电源Vd连接；PMOS管P4的栅极与N6的漏极连接于第四十九节点，源极与脉冲源VS连接，漏极通过第五十一节点与电阻R36连接；电阻R36的另一端与地连接；运算放大器A15的反相输入端通过电阻R37与P4的漏极连接；运算放大器A15的同相输入端接地；电阻R38和电容C4分别与运算放大器A15的反相输入端和输出端相交于第五十三节点和第五十四节点；

在MEA区分支四中，新皮质模块电路中区域1的输出通过第二十七节点与运算放大器A16的同相输入端连接；NMOS管N7的漏极与运算放大器A16的同相输入端连接，NMOS管N7的源极4

与反馈信号Vf连接，NMOS管N7的栅极与时序脉冲控制信号Vcn3连接；忆阻器MWE的正极与运算

4

放大器A16的反相输入端连接于第五十六节点，忆阻器MWE的负极与地连接；电阻R40分别与运算放大器A16的反相输入端和输出端相交于第五十六节点和第五十七节点；NMOS管N8的栅极与运算放大器A16的输出端连接，源极与地连接，漏极通过第五十八节点与电阻R41连接，电阻R41的另一端与DC电源Vd连接；PMOS管P5的栅极与N8的漏极连接，源极与脉冲源VS连接，漏极通过第五十九节点与电阻R42连接；电阻R42的另一端与地连接；运算放大器A17的反相输入端通过电阻R43与P5的漏极连接；运算放大器A17的同相输入端接地；电阻R44和电容C5分别与运算放大器A15的反相输入端和输出端相交于第六十二节点和第六十三节点；

同时，A11、A13、A15、A17的输出信号分别通过电阻R27、R33、R39、R45与运算放大器A18的反相输入端连接于第六十四节点；运算放大器A18的同相输入端接地；电阻R46分别与运算放大器A18的反相输入端和输出端相交于第六十四节点和第六十五节点；在此连接方式下，第六十五节点为MEA区的输出信号；

其中，LEA区由电阻R11‑R15、运算放大器A6、A7和电容C1组成；在LEA区中，新皮质模块电路中区域2的输出通过电阻R11与运算放大器A6的反相输入端连接于第十九节点；海马体模块电路中运算放大器A20的输出端同样通过电阻R12与运算放大器A6的反相输入端连接于第十九节点；运算放大器A6的同相输入端接地；电阻R13分别与运算放大器A6的反相输入端和输出端相交于第十九节点和第二十节点；运算放大器A6的输出端通过电阻R14与运算放大器A7的反相输入端连接于第二十一节点；运算放大器A7的同相输入端接地；电阻R15和电容C1与运算放大器A7的反相输入端和输出端分别相交于第二十一节点和第二十二节点；在此连接方式下，第二十二节点为LEA区的输出信号；

所述海马体模块电路由一个求和电路、一个反相电路和五个判断分支构成；MEA区与LEA区的输出信号分别通过电阻R47和R16与运算放大器A19的反相输入端连接于第六十六节点；运算放大器A19的同相输入端接地；电阻R48与运算放大器A19的反相输入端和输出端分别相交于第六十六节点和第六十七节点；运算放大器A19的输出端通过电阻R49与运算放大器A20的反相输入端连接于第六十八节点；电阻R50分别与运算放大器A20的反相输入端和输出端相交于第六十八节点和第六十九节点；运算放大器A20的输出端再通过电阻R12接入运算放大器A6反相输入端的同时与五个判断分支连接；

在判断分支1中，运算放大器A20的输出端与运算放大器A21的反相输入端连接于第六十

1 1

九节点；忆阻器Mp的正极与运算放大器A21的同相输入端连接于第七十节点，忆阻器M p的负极与地连接；电阻R51分别与运算放大器A21的同相输入端和输出端交于第七十节点和第七十一节点；运算放大器A21的输出端与传输门D1中NMOS管栅极连接的同时也通过反相器Tr1与D1中PMOS管栅极连接，D1中NMOS管的源极与PMOS管的源极连接作为传输门D1的输入端，DC电源Vzd1与D1的输入端连接并交于第七十二节点；电阻R52与传输门D1的输出端和运算放大器A22的反相输入端分别交于第七十三节点和第七十四节点；电阻R53和电容C6分别与运算放大器A22的反相输入端和输出端交于第七十四节点和第七十五节点；运算放大器A22的同相输入端接地；运算放大器A22的输出端与PMOS管PT1的栅极连接于第七十五节点，PT1的源极与DC电源VS1连接；电阻R54、电阻R55的一端与PMOS管PT1的漏极交于第七十六节点，电阻R54和电阻R55的另一端接地；在此连接方式下，第七十六节点即为判断分支1的输出信号；

在判断分支2中，运算放大器A20的输出端与运算放大器A23的反相输入端连接于第六十

2 2

九节点；忆阻器Mp的正极与运算放大器A23的同相输入端连接于第七十八节点，忆阻器M p的负极与地连接；电阻R56分别与运算放大器A23的同相输入端和输出端交于第七十八节点和第七十九节点；运算放大器A23的输出端与传输门D2中NMOS管栅极连接的同时也通过反相器Tr2与D2中PMOS管栅极连接，D2中NMOS管的源极与PMOS管的源极连接作为传输门D2的输入端，DC电源Vzd2与D2的输入端连接并交于第八十节点；电阻R57与传输门D2的输出端和运算放大器A24的反相输入端分别交于第八十一节点和第八十二节点；电阻R58和电容C7分别与运算放大器A24的反相输入端和输出端交于第八十二节点和第八十三节点；运算放大器A24的同相输入端接地；运算放大器A24的输出端与PMOS管PT2的栅极连接于第八十三节点，PT2的源极与DC电源VS2连接；电阻R59、电阻R60的一端与PMOS管PT2的漏极交于第八十四节点，电阻R54和电阻R55的另一端接地；在此连接方式下，第八十四节点即为判断分支2的输出信号；

在判断分支3中，运算放大器A20的输出端与运算放大器A25的反相输入端连接于第六十

3 3

九节点；忆阻器Mp的正极与运算放大器A25的同相输入端连接于第八十六节点，忆阻器M p的负极与地连接；电阻R61分别与运算放大器A25的同相输入端和输出端交于第八十六节点和第八十七节点；运算放大器A25的输出端与传输门D3中NMOS管栅极连接的同时也通过反相器Tr3与D3中PMOS管栅极连接，D3中NMOS管的源极与PMOS管的源极连接作为传输门D3的输入端，DC电源Vzd3与D3的输入端连接并交于第八十八节点；电阻R62与传输门D3的输出端和运算放大器A26的反相输入端分别交于第八十九节点和第九十节点；电阻R63和电容C8分别与运算放大器A26的反相输入端和输出端交于第九十节点和第九十一节点；运算放大器A26的同相输入端接地；运算放大器A26的输出端与PMOS管PT3的栅极连接于第九十一节点，PT3的源极与DC电源VS3连接；电阻R64、电阻R65的一端与PMOS管PT3的漏极交于第九十二节点，电阻R64和电阻R65的另一端接地；在此连接方式下，第九十二节点即为判断分支3的输出信号；

在判断分支4中，运算放大器A20的输出端与运算放大器A27的反相输入端连接于第六十

4 4

九节点；忆阻器Mp的正极与运算放大器A27的同相输入端连接于第九十四节点，忆阻器M p的负极与地连接；电阻R66分别与运算放大器A27的同相输入端和输出端交于第九十四节点和第九十五节点；运算放大器A27的输出端与传输门D4中NMOS管栅极连接的同时也通过反相器Tr4与D4中PMOS管栅极连接，D4中NMOS管的源极与PMOS管的源极连接作为传输门D4的输入端，DC电源Vzd4与D4的输入端连接并交于第九十六节点；电阻R67与传输门D4的输出端和运算放大器A28的反相输入端分别交于第九十七节点和第九十八节点；电阻R68和电容C9分别与运算放大器A28的反相输入端和输出端交于第九十八节点和第九十九节点；运算放大器A28的同相输入端接地；运算放大器A28的输出端与PMOS管PT4的栅极连接于第九十九节点，PT4的源极与DC电源VS4连接；电阻R69、电阻R70的一端与PMOS管PT4的漏极交于第一百节点，电阻R69和电阻R70的另一端接地；在此连接方式下，第一百节点即为判断分支4的输出信号；

在判断分支5中，运算放大器A20的输出端与运算放大器A29的反相输入端连接于第六十

5 5

九节点；忆阻器Mp的正极与运算放大器A29的同相输入端连接于第一百零二节点，忆阻器M p的负极与地连接；电阻R71分别与运算放大器A29的同相输入端和输出端交于第一百零二节点和第一百零三节点；运算放大器A29的输出端与传输门D5中NMOS管栅极连接的同时也通过反相器Tr5与D5中PMOS管栅极连接，D5中NMOS管的源极与PMOS管的源极连接作为传输门D5的输入端，DC电源Vzd5与D5的输入端连接并交于第一百零四节点；电阻R72与传输门D5的输出端和运算放大器A30的反相输入端分别交于第一百零五节点和第一百零六节点；电阻R73和电容C10分别与运算放大器A30的反相输入端和输出端交于第一百零六节点和第一百零七节点；运算放大器A30的同相输入端接地；运算放大器A30的输出端与PMOS管PT5的栅极连接于第一百零七节点，PT5的源极与DC电源VS5连接；电阻R74、电阻R75的一端与PMOS管PT5的漏极交于第一百零八节点，电阻R74和电阻R75的另一端接地；在此连接方式下，第一百零八节点即为判断分支5的输出信号。

2.根据权利要求1所述的一种基于生物情景记忆产生机理的忆阻器自识别电路，其特征在于，所述忆阻器自识别电路的工作机理如下，当在传感器输出电信号的激励下，双通道结构的新皮质模块电路将空间分量信号与非空间分量信号分别传输至海马旁模块电路的中内嗅皮层区和后内嗅皮层区进行处理；经处理的空间分量信号和非空间分量信号被海马体模块电路接收整合，在整合信号的激励下，海马体模块电路将产生与新皮质模块电路的输入信号相对应的输出信号；基于海马体模块电路输出信号与新皮质模块电路输入信号之间存在的对应关系，所设计的电路能够依据海马体模块电路的输出信号实现对输入信号电压幅值所处区间的自动识别。