1.一种COT控制电路，其特征在于，包括：第一电路模块、第二电路模块以及第三电路模块；所述第一电路模块的第一端连接所述第二电路模块的第一端，所述第二电路模块的第二端连接所述第三电路模块的第一端，所述第一电路模块的第二端用于输入第一输入信号和第二输入信号；所述第三电路模块的第二端用于输出第一受控信号；

所述第一电路模块；用于根据接收到的所述第一输入信号和所述第二输入信号产生第一控制信号，并发送给第二电路模块；

所述第二电路模块；用于接收第一外部输入信号，并根据接收到的所述第一控制信号对所述第一外部输入信号的脉冲宽度进行调节，并产生第一处理信号，并将所述第一处理信号发送到所述第三电路模块；

所述第三电路模块；用于根据接收到的所述第一处理信号产生第一受控信号；所述第一受控信号受控于所述第一处理信号；其中，所述第一受控信号的下降沿与所述第一处理信号的脉冲宽度相关，所述第一电路模块包括：第一运算放大单元、第一反相单元、第一延时单元以及第一与非门单元；

所述第一运算放大单元的第一输入端与第二输入端分别用于输入所述第一输入信号和所述第二输入信号；所述第一运算放大单元的输出端连接所述第一反相单元的第一端，以及所述第一延时单元的第一端；用于根据所述第一输入信号和所述第二输入信号产生第一COT_INPUT信号；并分别发送所述第一COT_INPUT信号给所述第一反相单元和所述第一延时单元；

所述第一反相单元的第二端连接所述第一与非门单元的第一输入端；所述第一反相单元用于根据接收到的所述第一COT_INPUT信号得到第一反相脉冲信号，并将所述第一反相脉冲信号输出到所述第一与非门单元；

所述第一延时单元的第二端连接所述第一与非门单元的第二输入端；所述第一延时单元用于根据接收到的所述第一COT_INPUT信号产生第一延时脉冲信号，并将所述第一延时脉冲信号发送到所述第一与非门单元；

所述第一与非门单元；用于根据接收到的所述第一反相脉冲信号与所述第一延时脉冲信号产生第一控制信号；所述第一与非门单元的输出端用于输出所述第一控制信号给所述第二电路模块，所述第二电路模块包括：第一非门单元、第二延时单元、第一DFFR单元；

所述第一非门单元；所述第一非门单元的第一输入端用于接入第一VIN_PLUSE输入信号；所述第一非门单元的第二输入端连接所述第一与非门单元的输出端，用于接收所述第一控制信号；所述第一非门单元用于根据接收到的所述第一VIN_PLUSE输入信号与所述第一控制信号产生第一电压信号；所述第一非门单元的输出端连接所述第一DFFR单元的第一输入端，所述第一非门单元的输出端用于输出所述第一电压信号给所述第一DFFR单元；

所述第二延时单元的第一端用于接收所述第一VIN_PLUSE输入信号；所述第二延时单元用于根据所述第一VIN_PLUSE输入信号产生第二电压信号；所述第二延时单元的第二端连接所述第一DFFR单元的第二输入端；所述第二延时单元的第二端用于将所述第二电压信号输出到所述第一DFFR单元；

所述第一DFFR单元用于根据接收到的所述第一电压信号与所述第二电压信号产生第一处理信号；所述第一DFFR单元的输出端用于输出所述第一处理信号给所述第三电路模块；

其中，所述第一处理信号的上升沿受控于所述第二电压信号；所第一处理信号的下降沿受控于所述第一电压信号，

所述第三电路模块包括：第二非门单元与第一控制单元；所述第二非门单元的第一输入端连接所述第一DFFR单元的输出端，所述第一控制单元的第一端连接所述第一DFFR单元的输出端；所述第一控制单元的第二端连接所述第二非门单元的第二输入端；所述第一控制单元通过所述第一控制单元的第一端接收所述第一处理信号，并根据接收到的所述第一处理信号产生的第二控制信号，并发送所述第二控制信号给所述第二非门单元；

所述第二非门单元用于根据接收到的所述第一处理信号和所述第二控制信号产生所述第一受控信号，并通过所述述第二非门单元的输出端输出所述第一受控信号；

其中，所述第一控制单元用于根据接收到的所述第一处理信号产生的第二控制信号，具体包括：

根据所述第一处理信号产生第一VN信号，并接收第一VP信号；根据所述第一VP信号与所述第一VN信号产生所述第二控制信号；其中，当所述第一VN信号大于所述第一VP信号时，所述第一受控信号的上升沿适配于所述第一处理信号的上升沿，所述第一受控信号的下降沿适配于所述第二控制信号的下降沿；当所述第一VP信号大于所述第一VN信号时，所述第一受控信号的上升沿适配于所述第一处理信号的上升沿；所述第一受控信号的下降沿受控于所述第一处理信号的下降沿，所述第一控制信号为低电平脉冲信号，且该低电平脉冲的宽度小于所述第一外部输入信号的高电平脉冲宽度。

2.如权利要求1所述的COT控制电路，其特征在于，所述第一控制单元具体包括：第一控制子单元与第二控制子单元；所述第一控制子单元的第一端连接所述第一DFFR单元的输出端；所述第一控制子单元的第二端连接所述第二控制子单元的第一输入端；所述第一控制子单元用于根据接收到的所述第一处理信号产生第一VN信号，并将所述第一VN信号发送给所述第二控制子单元；

所述第二控制子单元的第二输入端用于输入第一VP信号；所述第二控制子单元的输出端连接所述第二非门单元的第二输入端；所述第二控制子单元用于根据所述第一VN信号和所述第一VP信号产生第二控制信号，并将所述第二控制信号通过所述第二控制子单元的输出端，发送给所述第二非门单元。

3.如权利要求2所述的COT控制电路，其特征在于，所述第一控制单元包括：第一运算放大器、第一bia‑current‑ref器件、第一反相器、第二反相器、第一电阻、第二电阻、第三电阻、第一晶体管以及第一电容；

所述第一反相器的第一端连接所述第一DFFR单元的输出端；所述第一反相器件的第二端连接所述第一晶体管的栅极与所述第二反相器的第一端；所述第一晶体管的漏极连接所述第三电阻的第一端；

所述第一电阻的第一端连接所述第一bia‑current‑ref器件的第一端；所述第二电阻的第一端连接所述第一bia‑current‑ref器件的第一端；所述第一电阻的第一端连接所述第二电阻的第一端；

所述第一bia‑current‑ref器件的第二端连接所述第二控制子单元的第一输入端，以及所述第三电阻的第二端；

所述第一电容的第一端连接于所述第三电阻的第二端与所述第二控制子单元的第一输入端之间。

4.如权利要求3所述的COT控制电路，其特征在于，第二控制单元包括：第二运算放大器与第四电阻；

所述第四电阻的第一端连接所述第二运算放大器的第二输入端；所述第四电阻的第二端连接所述第二运算放大器的输出端；所述第二运算放大器的第一输入端用于接收所述第一VN信号；所述第二控制单元产生的所述第二控制信号通过所述第二运算放大器的输出端发送到所述第二非门单元。

5.如权利要求4所述的COT控制电路，其特征在于，所述第一非门单元为非门电路、所述第二延时单元为延时电路、所述第一DFFR单元为DFFR电路；所述第一运算放大单元为运算放大器、所述第一反相单元为反相器、所述第一延时单元为延时电路，所述第一与非门单元为与非门电路。