1.一种发射功率可控、自动增益调节的水下激光通信系统，包括发射模块(1)和接收模块(2)；所述的发射模块(1)包括发射端核心处理模块(1‑1)、发射端DAC电路(1‑2)、激光开关电路(1‑5)、功率压控电源电路(1‑6)、数字电位器电路(1‑7)和激光发射管(1‑8)；所述的接收模块(2)包括光电接收管(2‑1)、跨阻放大电路(2‑2)、接收端DAC电路(2‑7)、接收端高速比较器电路(2‑6)和接收端核心处理模块(2‑8)；其特征在于：所述的发射模块(1)还包括双路高速比较器电路(4)；激光核心处理模块(1‑1)用于将需要传输的数据进行PPM调制，并将所得模拟信号传输给双路高速比较器(4)；发射端DAC电路(1‑2)通过SPI总线连接到发射端核心处理模块(1‑1)，将参考电压传输给双路高速比较器(4)；双路高速比较器(4)向输出激光开关电路(1‑5)两路控制信号；该两路控制信号控制激光开关电路(1‑5)在四个功率档位中选择其中一个档位，使得激光开关电路(1‑5)输出对应功率的激光信号；激光核心处理模块(1‑1)向数字电位器电路(1‑7)输出控制指令；数字电位器电路(1‑7)向功率压控电源电路(1‑6)提供用于调节激光功率的可变电阻值；功率压控电源电路(1‑6)的输出接口连接到激光开关电路(1‑5)的输入接口；激光开关电路(1‑5)驱动激光发射管(1‑8)发射激光脉冲信号；

所述的接收模块(2)还包括压控可变增益电路(2‑3)、运算放大器电路(2‑4)、积分器电路(2‑5)；所述的压控可变增益电路(2‑3)、运算放大电路(2‑4)、积分器电路(2‑5)组成自动增益控制电路(3)；所述的接收端DAC电路(2‑7)通过SPI总线连接到接收端核心处理模块(2‑8)；接收端DAC电路(2‑7)为接收端高速比较器电路(2‑6)提供参考电压；所述的光电接收管(2‑1)用于接收来自激光发射管(1‑8)的激光脉冲信号，并将其转化为电压信号输出至跨阻放大电路(2‑2)；跨阻放大电路(2‑2)用于放大输入的电流信号并传输至压控可变增益电路(2‑3)；压控可变增益电路(2‑3)输出的电压信号传输至运算放大器电路(2‑4)；运算放大器电路(2‑4)放大压控可变增益电路(2‑3)输出的电压信号并传输至积分器电路(2‑5)和接收端高速比较器电路(2‑6)；积分器电路(2‑5)对输入的放大波形进行积分，并将积分后的信号输出至压控可变增益电路(2‑3)的增益控制引脚；接收端高速比较器电路(2‑6)对接收到的信号转化为数字信号发送至接收端核心处理模块(2‑8)；

工作过程中，压控可变增益电路(2‑3)和运算放大器电路(2‑4)分别对输入信号进行波形放大；积分器电路(2‑5)通过对运算放大器电路(2‑4)输出的信号进行积分，得到增益控制波形，并传输至压控可变增益电路(2‑3)的增益控制接口，对输入的信号进行自动增益控制。

2.根据权利要求1所述的一种发射功率可控、自动增益调节的水下激光通信系统，其特征在于：所述的双路高速比较器电路(4)包括第一发射端比较器电路(1‑3)和第二发射端比较器电路(1‑4)；第一发射端比较器电路(1‑3)包括滞回比较器U1、电容C15、电容C16、电容C20、电容C24、电阻R3、电阻R17、电阻R19和电阻R28；滞回比较器U1的型号为TLV3603；滞回比较器U1的第2引脚接地；滞回比较器U1的第3引脚连接到电阻R3的一端，电阻R3的另一端连接到电容C24及电阻R19的一端，电阻R19的另一端接地；滞回比较器U1的第4引脚连接到电容C20的一端及电阻R28的一端，电容C20另一端接地，电阻R28的另一端接地；滞回比较器U1的第5引脚连接到电阻R17的一端，电阻R17的另一端接地；滞回比较器U1的第6引脚连接到电容C15的一端、电容C16的一端及正5V电源VCC，电容C15的另一端接地，电容C16的另一端接地；滞回比较器U1的第1引脚作为第一发射端比较器电路(1‑3)的输出端，连接到激光开关电路(1‑5)中的开关芯片U2的通道1开关输入端；滞回比较器U1的第3引脚作为第一发射端比较器电路(1‑3)的正相输入端，连接到发射端核心处理模块(1‑1)；滞回比较器U1的第4引脚作为第一发射端比较器电路(1‑3)的反相输入端，连接到发射端DAC电路(1‑2)的输出端；

所述的第二发射端比较器电路(1‑4)包括滞回比较器U3、电容C17、电容C18、电容C21、电容C25、电阻R1、电阻R18、电阻R20和电阻R29；滞回比较器U3的型号为TLV3603；滞回比较器U3的第2引脚接地；滞回比较器U3的第3引脚连接到电阻R1的一端，电阻R1的另一端连接到电阻R20的一端及电容C25，电阻R20的另一端接地；滞回比较器U3的第4引脚连接到电容C21的一端及电阻R29的一端，电容C21的另一端接地，电阻R29的另一端接地；滞回比较器U3的第5引脚连接到电阻R18的一端，电阻R18的另一端接地；滞回比较器U3的第6引脚连接到电容C17的一端、电容C18的一端及正5V电源VCC，电容C17的另一端接地，电容C18的另一端接地；滞回比较器U3的第1引脚作为第二发射端比较器电路(1‑4)的迟滞比较器U3的输出端，连接到激光开关电路(1‑5)中的开关芯片U2的通道2开关输入端；滞回比较器U3的第3引脚作为第二发射端比较器电路(1‑4)的正相输入端，连接到发射端核心处理模块(1‑1)；滞回比较器U3的第4引脚作为第二发射端比较器电路(1‑4)的迟滞比较器U3的反相输入端，连接到发射端DAC电路(1‑2)的输出端。

3.根据权利要求2所述的一种发射功率可控、自动增益调节的水下激光通信系统，其特征在于：所述的发射端DAC电路(1‑2)包括数模转换器U5、电容C14和电阻R16；电容C14为滤波电容；数模转换器U5的型号为DAC8830；数模转换器U5的第2引脚接地；数模转换器U5的第

3引脚连接到正5V电源VCC及电容C14的一端，电容C14的另一端接地；数模转换器U5的第4引脚连接到电阻R16的一端，电阻R16的另一端连接到正5V电源VCC；数模转换器U5的第7引脚连接地；数模转换器U5的第8引脚连接到正5V电源VCC；数模转换器U5的第4引脚、第5引脚、第6引脚连接到发射端核心处理模块(1‑1)的SPI通信接口；数模转换器U5的第1引脚作为发射端DAC电路(1‑2)的数模转换的输出端，连接双路高速比较器电路(4)的第一发射端比较器电路(1‑3)的滞回比较器U1的第4引脚、双路高速比较器电路(4)的第二发射端、比较器电路(1‑4)的滞回比较器U3的第4引脚。

4.根据权利要求3所述的一种发射功率可控、自动增益调节的水下激光通信系统，其特征在于：所述的功率压控电源电路(1‑6)包括正电压稳压器V1、电容C7、电容C8、电容C9、极性电容E1、极性电容E2、电阻R8、二极管D4、二极管D5、二极管D7；其中电容C7为滤波电容，电容C8、电容C9均为低通滤波电容，电阻R8为匹配电阻；正电压稳压器V1的型号为LM317；正电压稳压器V1的第1引脚连接到电阻R8的一端、电容C9的一端及二极管D5正极，电容C9的另一端接地，电阻R8的另一端连接到正电压稳压器V1的第2引脚，二极管D5负极连接到正电压稳压器V1的第2引脚；正电压稳压器V1的第2引脚连接到电容C8的一端，极性电容正极、二极管D4的正极及二极管D7的负极，二极管D7的正极接地，极性电容的负极接地，电容C8的另一端接地；正电压稳压器V1的第3引脚连接到极性电容的负极、二极管D4的正极、正12V电源VCC及电容C7的一端，电容C7的另一端接地，极性电容的负极接地；正电压稳压器V1的第1引脚作为功率压控电源电路(1‑6)的输出电压调节引脚，连接到数字电位器电路(1‑7)的输出接口；正电压稳压器V1的第2引脚作为功率压控电源电路(1‑6)的输出端，用于向激光开关电路(1‑5)提供参考电压。

5.根据权利要求4所述的一种发射功率可控、自动增益调节的水下激光通信系统，其特征在于：所述的激光开关电路(1‑5)包括开关芯片U2、电容C4、电容C5、电容C6、电容C19、电容C26、电阻R2、电阻R4、电阻R5、电阻R6、电阻R7、电阻R9、电阻R14、二极管D1、二极管D2、激光发射管LD；开关芯片U2的型号为IC‑HKB；激光发射管LD的型号为PLT5‑450B；开关芯片U2的第1引脚连接到电阻R4的一端及电阻U2的一端，电阻R4的另一端接地，电阻R2的另一端连接到电容C26；开关芯片U2的第2引脚连接到电阻R5的一端，电阻R5的另一端接地；开关芯片U2的第3引脚连接到激光发射管LD的一端，激光发射管LD的另一端连接到电容C4的一端，二极管D2的负极及正6.5V电源，电容C4的另一端连接到二极管D1的正极及接地，二极管D2的正极连接到二极管D1的负极；开关芯片U2的第4引脚连接到电阻R6的一端，电阻R6的另一端接地；开关芯片U2的第5引脚连接到电阻R9的一端及电阻R7的一端，电阻R9的另一端接地，电阻R7的另一端连接到电容C27；开关芯片U2的第6引脚连接到电容C5的一端，电容C6的一端及接地；开关芯片U2的第7引脚连接到电容C5的另一端，C6的另一端及正5V电源VCC；开关芯片U2的第8引脚连接到电容C19的一端，电容C19的另一端接地；开关芯片U2的第1引脚作为通道1开关输入，连接到双路高速比较器电路(4)的第一发射端比较器电路(1‑3)的输出端；开关芯片U2的第5引脚作为通道2开关输入接口，连接到双路高速比较器电路(4)的第二发射端比较器电路(1‑4)的输出端；开关芯片U2的第8引脚连接至功率压控电源电路(1‑6)提供的参考电压。

6.根据权利要求4所述的一种发射功率可控、自动增益调节的水下激光通信系统，其特征在于：所述的数字电位器电路(1‑7)包括可变电阻器U4、电容C22、电容C23、电阻R10、电阻R12和电阻R21；可变电阻器的型号为X9C102；可变电阻器U4的第1引脚连接到电阻R12的一端；电阻R12的另一端接地；可变电阻器U4的第2引脚连接到电阻R10的一端，电阻R10的另一端接地；可变电阻器U4的第3引脚连接到可变电阻器U4的第5引脚；可变电阻器U4的第4引脚连接到地；可变电阻器U4的第6引脚连接到地；可变电阻器U4的第7引脚连接到电阻R21的一端，电阻R21的另一端接地；可变电阻器U4的第8引脚连接到电容C22的一端、电容C23的一端及正5V电源VCC，电容C22的另一端接地，电容C23的另一端接地；可变电阻器U4的第3引脚作为数字电位器电路(1‑7)的输出端，连接到功率压控电源电路(1‑6)的正电压稳压器V1的输出电压调节引脚；可变电阻器U4的第1引脚作为数字电位器电路(1‑7)的可变电阻器U4的计数端，连接到发射端核心处理模块(1‑1)；可变电阻器U4的第2引脚作为数字电位器电路(1‑

7)的可变电阻器U4的抽头移动端，连接到发射端核心处理模块(1‑1)；可变电阻器U4的7引脚作为数字电位器电路(1‑7)的片选端，连接到发射端核心处理模块(1‑1)。

7.根据权利要求6所述的一种发射功率可控、自动增益调节的水下激光通信系统，其特征在于：发射端核心处理模块(1‑1)包括FPGA芯片CTR_BUS、电阻R26和电阻R27；电阻R26、电阻R27均为补偿电阻；FPGA芯片CTR_BUS的型号为EP4CE6；FPGA芯片CTR_BUS的第1引脚连接到双路高速比较器电路的第一发射端比较器电路(1‑3)的滞回比较器U1的正相输入；FPGA芯片CTR_BUS的第5引脚连接到双路高速比较器电路的第二发射端比较器电路(1‑4)的滞回比较器U3的正相输入；FPGA芯片CTR_BUS的第9引脚连接到发射端DAC电路(1‑2)的数模转换器U5的第4引脚；FPGA芯片CTR_BUS的第13引脚连接到发射端DAC电路(1‑2)的数模转换器U5的第5引脚；FPGA芯片CTR_BUS的第17引脚连接到发射端DAC电路(1‑2)的数模转换器U5的第

6引脚；FPGA芯片CTR_BUS的第10引脚连接到数字电位器电路(1‑7)的可变电阻器U4的第7引脚；FPGA芯片CTR_BUS的第14引脚连接到数字电位器电路(1‑7)的可变电阻器U4的第2引脚；

FPGA芯片CTR_BUS的第18引脚连接到数字电位器电路(1‑7)的可变电阻器U4的第1引脚；

FPGA芯片CTR_BUS的第2引脚连接到电阻R26的一端，电阻R26的另一端接地；FPGA芯片CTR_BUS的第6引脚连接到电阻R27的一端，电阻R27的另一端接地；FPGA芯片CTR_BUS的第3引脚接地；FPGA芯片CTR_BUS的第4引脚接地；FPGA芯片CTR_BUS的第7引脚接地；FPGA芯片CTR_BUS的第8引脚接地；FPGA芯片CTR_BUS的第11引脚接地；FPGA芯片CTR_BUS的第12引脚接地；

FPGA芯片CTR_BUS的第15引脚接地；FPGA芯片CTR_BUS的第16引脚接地；FPGA芯片CTR_BUS的第19引脚接地；FPGA芯片CTR_BUS的第20引脚接地。

8.根据权利要求1所述的一种发射功率可控、自动增益调节的水下激光通信系统，其特征在于：所述的压控可变增益电路(2‑3)包括压控可变增益放大器U7；运算放大电路(2‑4)包括运算放大器U8；积分器电路(2‑5)包括积分器U9；压控可变增益放大器U7的型号为VCA821,运算放大器U8的型号为OPA695，积分器U9的型号为OPA820，二极管D1的型号为

1N4150；压控可变增益放大器U7的第1引脚连接到电容C2的一端、电容C3的一端及电感L1的一端，电容C2的另一端接地，电容C3的另一端接地，电感L1的另一端连接到正5V电源VCC；压控可变增益放大器U7的第2引脚连接到电容C19的一端、电容C20的一端及电阻R22的一端，电容C19的另一端接地，电容C20的另一端接地；压控可变增益放大器U7的第3引脚连接到电阻R2的一端及电阻R18的一端，电阻R2的另一端接地，电阻R18的另一端连接到电容C8的一端；压控可变增益放大器U7的第4引脚连接到电阻R4的一端，电阻R4的另一端连接到压控可变增益放大器U7的第5引脚；压控可变增益放大器U7的第6引脚连接到电阻R11的一端，电阻R11的另一端接地；压控可变增益放大器U7的第7引脚连接到电容C17的一端、电容C18的一端及电感L2的一端，电容C17的另一端接地，电容C18的另一端接地，电感的另一端连接到负

5V电源VEE；压控可变增益放大器U7的第8引脚连接到压控可变增益放大器U7的第7引脚；压控可变增益放大器U7的第9引脚连接到电阻R9的一端，电阻R9的另一端接地；压控可变增益放大器U7的第10引脚连接到电容C23的一端及电阻R3的一端，电阻R3的另一端连接到压控可变增益放大器U7的第12引脚，电容C23的另一端连接到电阻R6；压控可变增益放大器U7的第11引脚接地；压控可变增益放大器U7的第14引脚连接到压控可变增益放大器U7的第1引脚；压控可变增益放大器U7的第3引脚作为自动增益控制电路(3)的正相输入端；压控可变增益放大器U7的第10引脚作为压控可变增益放大器U7的输出端，连接到运算放大器U8的正相输入；压控可变增益放大器U7的第2引脚作为压控可变增益放大器U7的增益控制端，连接到积分器U9的输出端；

运算放大器U8的第2引脚连接到电阻R5的一端及电阻R14的一端，电阻R5的另一端接地，电阻R14的另一端连接到运算放大器U8的第6引脚；运算放大器U8的第3引脚连接到电阻R6的一端，电阻R6的另一端连接到电容C23；运算放大器U8的第4引脚连接到电容C25的一端、电容C26的一端及负5V电源VEE，电容C25的另一端接地，电容C26的另一端接地；运算放大器U8的第6引脚连接到电阻R15的一端及二极管D1的正极，电阻R15的另一端连接到电容C24；运算放大器U8的第7引脚连接到电容C21的一端、电容C22的一端及正5V电源VCC，电容C21的另一端接地，电容C22的另一端接地；运算放大器U8的第3引脚作为运算放大器U8的正相输入端，连接到压控可变增益放大器U7的输出端；运算放大器U8的第6引脚作为自动增益控制电路(3)的输出端，并连接到积分器U9的反相输入端；

积分器U9的第2引脚连接到电容C28的一端及电阻R21的一端，电容C28的另一端连接到积分器U9的第6引脚，电阻R21的另一端连接到二极管D1的负极；积分器U9的第3引脚连接到电容C35的一端及电阻R23的一端，电容C35的另一端接地，电阻R23的另一端连接到电阻R16的一端及滑动变阻器RP1的一端，电阻R16的另一端连接到正5V电源VCC，滑动变阻器RP1的另一端接地；积分器U9的第4引脚连接到电容C36的一端、电容C37的一端及负5V电源VEE，电容C36的另一端接地，电容C37的另一端接地；积分器U9的第6引脚连接到电阻R22的另一端；

积分器U9的第7引脚连接到电容C29的一端、电容C30的一端及正5V电源VCC，电容C29的另一端接地，电容C30的另一端接地；积分器U9的第2引脚作为积分器U9的反相输入端，连接到运算放大器U8的输出端；积分器U9的第6引脚作为积分器U9的输出端，连接到压控可变增益放大器U7的增益控制端。

9.根据权利要求8所述的一种发射功率可控、自动增益调节的水下激光通信系统，其特征在于：所述的跨阻放大电路(2‑2)包括运算放大器U6，电容C1、电容C4、电容C5、电容C9、电容C10、电容C12、电容C13、电容C14、电容C15、电阻R1、电阻R8、光电接收管(2‑1)；运算放大器U6的型号为OPA847，光电接收管PIN的型号为S5973‑02；运算放大器U6的第2引脚连接到光电接收管PIN的第1引脚，光电接收管的第3引脚连接到电容C5的一端、电容C4的一端及负

10V电源VEE，电容C5的另一端接地，电容C4的另一端接地；运算放大器U6的第3引脚连接到电阻R8的一端、电容C12的一端及电容C13的一端，电阻R8的另一端接地，电容C12的另一端接地，电容C13的另一端接地；运算放大器U6的第4引脚连接到电容C14的一端、电容C15的一端及负5V电源VEE，电容C14的另一端接地，电容C15的另一端接地；运算放大器U6的第6引脚连接到运算放大器U6的第2引脚；运算放大器U6的第7引脚连接到电容C9的一端、电容C10的一端及正5V电源VCC，电容C9的另一端接地，电容C10的另一端接地；运算放大器U6的第6引脚作为跨阻放大电路(2‑2)的输出端，连接到自动增益控制电路(3)的正相输入端。

10.根据权利要求8所述的一种发射功率可控、自动增益调节的水下激光通信系统，其特征在于：所述的接收端DAC电路(2‑7)包括数模转换器U10，电容C31、电容C32、电阻R17；电容C31为低频滤波电容，电容C32为高频滤波电容，电阻R17为上拉电阻；数模转换器U10的型号为DAC8830；数模转换器U10的第2引脚接地；数模转换器U10的第3引脚连接到电容C31的一端、电容C32的一端及正3.3V电源VCC，电容C31的另一端接地，电容C32的另一端接地；数模转换器U10的第4引脚连接到电阻R17的一端，电阻R17的另一端连接到正5V电源VCC；数模转换器U10的第7引脚接地；数模转换器U10的第8引脚连接到正5V电源VCC；数模转换器U10的第1引脚作为数模转换器U10的输出端，连接到接收端高速比较器电路(2‑6)的滞回比较器U11的负相输入端；数模转换器U10的第4引脚、第5引脚、第6引脚连接到接收端核心处理模块(2‑8)；

所述的接收端高速比较器电路(2‑6)包括滞回比较器U11、电容C6、电容C7、电容C11、电容C16、电容C27、电阻R7、电阻R10、电阻R12、电阻R19、电阻R20、电阻R34；滞回比较器U11的第1引脚连接到电容C27的一端，电容C27的另一端连接到电阻R19的一端，电阻R19的另一端连接到电阻R20的一端，电阻R20的另一端接地；滞回比较器U11的第3引脚连接到电阻R10的一端，电阻R10的另一端连接到电阻R12的一端及电容C16的一端，电阻R12的另一端接地；滞回比较器U11的第4引脚连接到电容C11的一端及电阻R34的一端，电阻R34的另一端接地，电容C11的另一端接地；滞回比较器U11的第5引脚连接到电阻R7的一端，电阻R7的另一端接地；滞回比较器U11的第6引脚连接到电容C6的一端、电容C7的一端及正3.3V正电源VCC，电容C6的另一端接地，电容C7的另一端接地；滞回比较器U11的第4引脚作为滞回比较器U11的反相输入端，连接到接收端DAC电路(2‑7)的数模转换器U10的输出端；滞回比较器U11的第1引脚作为高速比较器电路的输出端，连接到接收端核心处理模块(2‑8)；

所述的接收端核心处理模块(2‑8)包括FPGA芯片BTB、电阻R27、电阻R28、电阻R29、电阻R31和电阻R33；电阻R27、电阻R28、电阻R29、电阻R31、电阻R33均为补偿电阻；FPGA芯片CTR_BUS的型号为EP4CE6；FPGA芯片BTB的第1引脚连接到接收端DAC电路(2‑7)的数模转换器U10的第4引脚；FPGA芯片BTB的第5引脚连接到接收端DAC电路(2‑7)的数模转换器U10的第6引脚；FPGA芯片BTB的第9引脚连接到接收端DAC电路(2‑7)的数模转换器U10的第5引脚；FPGA芯片BTB的第13引脚连接到接收端高速比较器电路(2‑6)的滞回比较器U11的输出端；FPGA芯片BTB的第17引脚连接到自动增益控制电路(3)的运算放大器电路(2‑4)的运算放大器U8的第6引脚；FPGA芯片BTB的第2引脚连接到电阻R27的一端，R27的另一端接地；FPGA芯片BTB的第6引脚连接到电阻R28的一端，电阻R28的另一端；FPGA芯片BTB的第10引脚连接到电阻R29的一端，电阻R29的另一端接地；FPGA芯片BTB的第14引脚连接到电阻R31的一端，电阻R31的另一端接地；FPGA芯片BTB的第18引脚连接到电阻R33的一端，电阻R33的另一端接地；

FPGA芯片BTB的第3引脚接地；FPGA芯片BTB的第7引脚接地；FPGA芯片BTB的第11引脚接地；

FPGA芯片BTB的第15引脚接地；FPGA芯片BTB的第19引脚接地；FPGA芯片BTB的第4引脚接地；

FPGA芯片BTB的第8引脚接地；FPGA芯片BTB的第12引脚接地；FPGA芯片BTB的第16引脚接地；

FPGA芯片BTB的第20引脚接地。