1.一种基于忆阻器的环形振荡器PUF电路，其特征在于所述基于忆阻器的环形振荡器

PUF电路中：

所述基于忆阻器的环形振荡器PUF电路由随机延迟电路(101)、第1环形振荡器电路

(102)、第2环形振荡器电路(106)、第1计数器(103)、第2计数器(105)和数字比较器(104)组成；

随机延迟电路(101)的端子Vpulse与电压输入端子Vpl连接，随机延迟电路(101)的端子

Vc12、……、Vci2、……、VcN2与对应的电压输入端子Vc1、……、Vci、……、VcN连接；随机延迟电路(101)的端子Vdelay与第1环形振荡器电路(102)的端子Adly1、第2环形振荡器电路(106)的端子Adly2分别连接；

第1环形振荡器电路(102)的端子Avdd1、第2环形振荡器电路(106)的端子Avdd2分别与电

压输入端子Vvdd连接，第1环形振荡器电路(102)的端子Achlg1、第2环形振荡器电路(106)的端子Achlg2分别与电压输入端子Vchlg连接，第1环形振荡器电路(102)的端子Ard1、第2环形振荡器电路(106)的端子Ard2分别与电压输入端子Vrd连接，第1环形振荡器电路(102)的端子Acr01、第2环形振荡器电路(106)的端子Acr02分别与电压输入端子Vcr0连接，第1环形振荡器电路(102)的端子Acr11、第2环形振荡器电路(106)的端子Acr12分别与电压输入端子Vcr1连接；第

1环形振荡器电路(102)的端子Ac11、……、Aci1、……、AcN1与对应的电压输入端子Vc1、……、Vci、……、VcN连接，第2环形振荡器电路(106)的端子Ac12、……、Aci2、……、AcN2与对应的电压输入端子Vc1、……、Vci、……、VcN连接；第1环形振荡器电路(102)的端子Ars1、第2环形振荡器电路(106)的端子Ars2分别与电压输入端子Vrs连接；第1环形振荡器电路(102)的端子Acr21、第2环形振荡器电路(106)的端子Acr22分别与电压输入端子Vcr2连接；第1环形振荡器电路(102)的端子fout1与第1计数器(103)的端子A10连接，第2环形振荡器电路(106)的端子fout2与第2计数器(105)的端子A20连接；

第1计数器(103)的端子A11与数字比较器(104)的端子IN0连接，第2计数器(105)的端子

A21与数字比较器(104)的端子IN1连接，数字比较器(104)的端子Rout输出响应电压；

在电压输入端子Vpl、Vvdd、Vchlg、Vrd、Vcr0、Vcr1、Vrs、Vcr2与端子GND之间施加对应的电压信号Upl、Uvdd、Uchlg、Urd、Ucr0、Ucr1、Urs、Ucr2，在电压输入端子Vc1、……、Vci、……、VcN与端子GND之间施加对应的电压信号Uc1、……、Uci、……、UcN；数字比较器(104)的端子Rout输出响应电压；

所述随机延迟电路(101)由N个延迟单元(202)和NMOS晶体管(204)组成，N为奇数；第1

延迟单元(202)的端子OUT与第2延迟单元(202)的端子IN连接，……，第i‑1延迟单元(202)的端子OUT与第i延迟单元(202)的端子IN连接，……，第N‑1延迟单元(202)的端子OUT与第N延迟单元(202)的端子IN连接，第N延迟单元(202)的端子OUT与NMOS晶体管(204)的漏极连接；

第1延迟单元(202)的端子IN分别与两个延迟电路忆阻器(201)的端子AR0连接，两个延

迟电路忆阻器(201)的端子AR1与第1延迟电路选通器(203)的端子1_CHAN和端子0_CHAN对应连接；所述第2延迟单元(202)、……、第i延迟单元(202)、……、第N延迟单元(202)与第1延迟单元(202)的结构相同；

第1延迟单元(202)的端子IN与随机延迟电路(101)的端子Vpulse连接，第N延迟单元

(202)的端子OUT与随机延迟电路(101)的端子Vdelay连接；第1延迟单元(202)的端子

SEL、……、第i延迟单元(202)的端子SEL、……、第N延迟单元(202)的端子SEL与对应的随机延迟电路(101)的端子Vc12、……、Vci2、……、VcN2连接；

所述第1环形振荡器电路(102)由N个反相器(301)和N个忆阻器模块(304)组成，N为奇

数；第1反相器(301)的端子OUT与第2反相器(301)的端子IN连接，……，第i‑1反相器(301)的端子OUT与第i反相器(301)的端子IN连接，……，第N‑1反相器(301)的端子OUT与第N反相器(301)的端子IN连接；第1反相器(301)的端子IN与第N反相器(301)的端子OUT连接，第N反相器(301)的端子OUT与第1环形振荡器电路(102)的端子fout1连接；

第1反相器(301)的NMOS晶体管(303)的源极、……、第i反相器(301)的NMOS晶体管

(303)的源极、……、第N反相器(301)的NMOS晶体管(303)的源极与对应的第1忆阻器模块(304)的端子Iout1、……、第i忆阻器模块(304)的端子Iouti、……、第N忆阻器模块(304)的端子IoutN连接；第1反相器(301)的PMOS晶体管(302)的源极、……、第i反相器(301)的PMOS晶体管(302)的源极、……、第N反相器(301)的PMOS晶体管(302)的源极分别与第1环形振荡器电路(102)的端子Avdd1连接；

第1忆阻器模块(304)的端子Vchlg1、……、第i忆阻器模块(304)的端子Vchlgi、……、第N忆阻器模块(304)的端子VchlgN分别与第1环形振荡器电路(102)的端子Achlg1连接，第1忆阻器模块(304)的端子Vrd1、……、第i忆阻器模块(304)的端子Vrdi、……、第N忆阻器模块(304)的端子VrdN分别与第1环形振荡器电路(102)的端子Ard1连接，第1忆阻器模块(304)的端子Vcr01、……、第i忆阻器模块(304)的端子Vcr0i、……、第N忆阻器模块(304)的端子Vcr0N分别与第1环形振荡器电路(102)的端子Acr01连接，第1忆阻器模块(304)的端子Vdly1、……、第i忆阻器模块(304)的端子Vdlyi、……、第N忆阻器模块(304)的端子VdlyN分别与第1环形振荡器电路(102)的端子Adly1连接，第1忆阻器模块(304)的端子Vcr11、……、第i忆阻器模块(304)的端子Vcr1i、……、第N忆阻器模块(304)的端子Vcr1N分别与第1环形振荡器电路(102)的端子Acr11连接，第1忆阻器模块(304)的端子Vc11、……、第i忆阻器模块(304)的端子Vci1、……、第N忆阻器模块(304)的端子VcN1与对应的第1环形振荡器电路(102)的端子Ac11、……、Aci1、……、AcN1连接；第1忆阻器模块(304)的端子Vrs1、……、第i忆阻器模块(304)的端子Vrsi、……、第N忆阻器模块(304)的端子VrsN分别与第1环形振荡器电路(102)的端子Ars1连接，第1忆阻器模块(304)的端子Vcr21、……、第i忆阻器模块(304)的端子Vcr2i、……、第N忆阻器模块(304)的端子Vcr2N分别与第1环形振荡器电路(102)的端子Acr21连接；

所述第2环形振荡器电路(106)与第1环形振荡器电路(102)结构相同；

所述第1忆阻器模块(304)的结构是，第1选通器(401)的端子OUT与第2选通器(402)的

端子0_CHAN连接，第2选通器(402)的端子1_CHAN与GND连接，第2选通器(402)的端子OUT与第3选通器(403)的端子1_CHAN连接，第3选通器(403)的端子0_CHAN与GND连接，第3选通器(403)的端子OUT与模块忆阻器(404)的端子RM0连接；NMOS晶体管(409)的漏极与模块忆阻器(404)的端子RM0连接，NMOS晶体管(409)的源极与模块忆阻器(404)的端子RM1连接；第1分路器(405)的端子IN与模块忆阻器(404)的端子RM1连接，第1分路器(405)的端子1_CHAN与第2分路器(406)的端子IN连接；第2分路器(406)的端子1_CHAN与镜像电流源(407)的端子Iref连接，第2分路器(406)的端子0_CHAN与限流电阻(408)的端子R0连接，限流电阻(408)的端子R1与GND连接；

第1选通器(401)的端子1_CHAN、0_CHAN、SEL与第1忆阻器模块(304)对应的端子Vchlg1、Vrd1、Vcr01连接，第2选通器(402)的端子SEL与第1忆阻器模块(304)的端子Vdly1连接，第3选通器(403)的端子SEL与第1忆阻器模块(304)的端子Vcr11连接；NMOS晶体管(409)的栅极与第1忆阻器模块(304)的端子Vc11连接；第1分路器(405)的端子SEL与第1忆阻器模块(304)的端子Vcr11连接，第1分路器(405)的端子0_CHAN与第1忆阻器模块(304)的端子Vrs1连接，第2分路器(406)的端子SEL与第1忆阻器模块(304)的端子Vcr21连接；镜像电流源(407)的端子Iout与第1忆阻器模块(304)的端子Iout1连接；

所述第2忆阻器模块(304)、……、第i忆阻器模块(304)、……、第N忆阻器模块(304)均

与第1忆阻器模块(304)的结构相同；

所述的延迟电路忆阻器(201)和模块忆阻器(404)相同，均为具有阈值电压的忆阻器；

延迟电路忆阻器(201)和模块忆阻器(404)的初始状态均处于高阻态。

2.一种基于忆阻器的环形振荡器PUF电路的使用方法，其特征在于所述使用方法是：

步骤一、所有忆阻器复位

在电压输入端子Vcr1与端子GND之间施加低电平的电压信号Ucr1，在电压输入端子Vrs与

端子GND之间施加高电平的电压信号Urs，其余电压输入端子与端子GND之间不施加任何电压信号；

步骤二、施加激励

在电压输入端子Vpl、Vchlg、Vcr0、Vcr1与端子GND之间施加对应的高电平的电压信号Upl、Uchlg、Ucr0、Ucr1，在电压输入端子Vc1、……、Vci、……、VcN与端子GND之间施加对应的高电平或低电平的激励电压信号Uc1、……、Uci、……、UcN；在电压输入端子Vcr2与端子GND之间施加低电平的电压信号Ucr2，其余电压输入端子与端子GND之间不施加任何电压信号；

步骤三、响应输出

在电压输入端子Vvdd、Vrd、Vcr1、Vcr2与端子GND之间施加对应的高电平的电压信号Uvdd、Urd、Ucr1、Ucr2，在电压输入端子Vcr0与端子GND之间施加低电平的电压信号Ucr0，其余电压输入端子与端子GND之间不施加任何电压信号；

数字比较器(104)的端子Rout输出响应电压。