1.一种PHY上行架构以降低5G定位芯片面积的方法，其特征在于：包括将IFFT模块设置在HWA模块中，通过把加CP逻辑合并到PDMA_CTRL模块中，并在上行SRC_FILTER模块和DC_CANCEL模块中间加入一个SEND_BUFFER模块，用于控制数据流。

2.根据权利要求1所述的PHY上行架构以降低5G定位芯片面积的方法，其特征在于：DA_SWITCH，UP_SRC使用ul_x16_clk，其余模块使用dfe_ul_clk。

3.根据权利要求1所述的PHY上行架构以降低5G定位芯片面积的方法，其特征在于：所述ul_x16_clk为122.88MHz*4/30.72MHz*4，所述dfe_ul_clk为200Mhz。

4.根据权利要求1所述的PHY上行架构以降低5G定位芯片面积的方法，其特征在于：

SEND_BUF模块包括HWM高水线以及LWM低水线。

5.根据权利要求4所述的PHY上行架构以降低5G定位芯片面积的方法，其特征在于：所述HWM高水线用于当SEND_BUF模块中的数据个数大于高水线，SEND_BUF模块通知PDMA模块停止从PHY_MEM模块中获取数据，当SEND_BUF模块中的数据小于等于高水线，SEND_BUF模块通知PDMA模块可以从PHY_MEM模块中获取数据。

6.根据权利要求4所述的PHY上行架构以降低5G定位芯片面积的方法，其特征在于：当SEND_BUF模块中数据小于LWM并且还有待发送的数据在PHY_RAM模块中，则产生中断给CPU模块，控制其他模块停止对PHY_MEM模块的访问操作，给PHY_MEM模块中的PDMA模块保留足够的访问带宽。

7.根据权利要求4所述的PHY上行架构以降低5G定位芯片面积的方法，其特征在于：所述SEND_BUF模块还包括上溢出标志、下溢出标志以及空标志。

8.根据权利要求7所述的PHY上行架构以降低5G定位芯片面积的方法，其特征在于：所述上溢出标志用于当FIFO出现上溢出标志，给CPU发送异常中断，标志SEND_BUF模块工作异常，PDMA模块没有根据HWM水线控制停止读数。

9.根据权利要求7所述的PHY上行架构以降低5G定位芯片面积的方法，其特征在于：所述下溢出标志用于当FIFO出现下溢出标志，给CPU发送异常中断，标志SEND_BUF模块工作异常，PDMA模块没有及时把数据从PHY_MEM模块中读出来。

10.根据权利要求7所述的PHY上行架构以降低5G定位芯片面积的方法，其特征在于：所述空标志用于默认初始状态和当所有数据发送完成后，空标志置起。