1.一种基于FPGA的并行均衡方法，其特征在于，至少包括以下步骤：步骤S1：获取当前数据帧，该数据帧至少包括前导码和数据信息；

步骤S2：提取当前数据帧中的前导码；

步骤S3：根据该前导码计算变步长因子μ和误差信号，并根据该变步长因子μ和误差信号更新均衡滤波器的抽头系数；

步骤S4：获取数据帧中的数据信息，均衡滤波器根据更新后的抽头系数对该数据信息进行数据处理后并行输出，直至当前数据帧结束；

步骤S5：获取下一数据帧，重复步骤S2至步骤S5；

其中，步骤S4中，均衡滤波器并行设置多个滤波单元；

步骤S3包括以下步骤：

步骤S31：抽头系数更新模块获取本地训练序列；

步骤S32：将前导码同时送入任意一个滤波单元和抽头系数更新模块；

步骤S33：将滤波单元得到的y(n)再送到抽头系数更新模块，计算出误差信号e(n)＝d(n)‑y(n)，即滤波输出的结果与本地训练序列的差值；

步骤S34：通过下面公式，求出变步长因子μ：

其中c0、c1α0、α1、c2为可调系数，用于加速迭代；

步骤S35：通过下列公式计算出均衡滤波器的抽头系数：W(n+1)＝W(n)+2μe(n)X(n)；

其中，W(n)为均衡滤波器的抽头系数，X(n)为输入信号，e(n)为误差信号；

步骤S36：更新抽头系数直至误差信号收敛，否者重复执行步骤S31至步骤S36。

2.根据权利要求1所述的基于FPGA的并行均衡方法，其特征在于，本地训练序列预先存储在非易失性存储器中。

3.根据权利要求1所述的基于FPGA的并行均衡方法，其特征在于，获取数据帧前，数据缓存单元复位，起始缓存数据为0。

4.根据权利要求1所述的基于FPGA的并行均衡方法，其特征在于，步骤S4中，将本次数据信息存入缓存单元以用于下一时刻滤波使用，同时将本次数据信息与缓存的之前时刻的数据信息取出发送给并行的滤波器模块。

5.根据权利要求1所述的基于FPGA的并行均衡方法，其特征在于，每个滤波单元采用多级流水、并行技术对数据进行处理；其中，将多个待相加的数据两两分组加入数据缓存后，再相加，然后再两两分组形成多级流水结构，直至最后一级，只有一个数。

6.根据权利要求1所述的基于FPGA的并行均衡方法，其特征在于，得到迭代出的均衡滤波器的抽头系数W(n)，抽头个数为m，则数据通过均衡滤波器的输出表示为：均衡滤波器的第k个点的输出不仅与当前输入的x(k)有关，还与其前(m‑1)个输入数据点有关；只要获取每一路滤波器与之对应的输入点及其前(m‑1)个输入数据的信息，就能实现多路并行均衡滤波器的输出。

7.根据权利要求1所述的基于FPGA的并行均衡方法，其特征在于，每个时钟周期M路数据并行输入均衡滤波器的同时有M路数据并行输出。