1.集成的电平检测芯片电路，其特征在于，包括基准电压电流产生电路(1)，基准电压电流产生电路(1)的输出端分别连接有参考电压产生电路(2)、振荡电路(3)和比较器组(4)，参考电压产生电路(2)的输出端连接至比较器组(4)，比较器组(4)的输出端与振荡电路(3)的输出端共同连接有输出选择驱动电路组(6)。

2.如权利要求1所述的集成的电平检测芯片电路，其特征在于，所述比较器组(4)包括均与基准电压电流产生电路(1)连接的多个迟滞比较器(5)，每个迟滞比较器(5)的一个输入端与参考电压产生电路(2)输出的一组参考电压相连，每个迟滞比较器(5)的另一个输入端与检测电压输入端VIN相连。

3.如权利要求2所述的集成的电平检测芯片电路，其特征在于，所述输出选择驱动电路组(6)包括与多个迟滞比较器(5)的输出端一一相连的多个与门(7)，每个与门(7)的另一个输入端与振荡电路(3)的输出端相连，每个与门(7)的输出端连接有一缓冲器(8)。

4.如权利要求1所述的集成的电平检测芯片电路，其特征在于，所述参考电压产生电路(2)包括与基准电压电流产生电路(1)输出端相连的运放A1的负向输入端，运放A1的输出端连接有PMOS管M1的栅极，PMOS管M1的源极接电源、漏极接一个电阻，电阻经过四个并联开关串电阻接地，一个电阻与四个并联开关之间的节点接运放A1的正向输入端，PMOS管M1的漏极同时连接有运放A2的负向输入端，运放A2的输出端连接有PMOS管M2的栅极，PMOS管M2的源极接电源、漏极经过一个电阻与运放A2的正向输入端相连，运放A2的正向输入端通过一组电阻串接地，电阻串中两电阻之间的节点作为输出。

5.利用如权利要求3所述的集成的电平检测芯片电路进行芯片内电平检测的方法，其特征在于，包括以下步骤：

步骤1、电路通电后基准电压电流产生电路(1)为参考电压产生电路(2)、振荡电路(3)和比较器组(4)提供所需的电压和电流，参考电压产生电路(2)输出一组参考电压作为比较器组(4)中每个迟滞比较器(5)的一个输入，振荡电路(3)输出一个一定频率的方波作为输出选择驱动电路组(6)中所有与门(7)的一个输入；

步骤2、比较器组(4)中迟滞比较器(5)将输入待测电压VIN与参考电压产生电路(2)产生的电压同时一一比较，迟滞比较器(5)输出为高或低电平，作为选择信号输入至输出选择驱动电路组(6)；

步骤3、迟滞比较器(5)输出的高或低电平与振荡电路(3)输出的方波相与，为高时与门输出方波经逐级缓冲器(8)输出至片外驱动显示模块，为低时与门保持为低则相应逐级缓冲器(8)输出也保持为低无法驱动片外显示模块，从而实现电平检测。

6.如权利要求5所述的集成的电平检测芯片电路进行芯片内电平检测的方法，其特征在于，所述步骤1中参考电压产生电路(2)根据片外输入两位控制信号MS<0:1>输出一组参考电压Vr1、Vr2、Vr3…Vrn至比较器组(4)，当检测环境发生改变时，利用控制信号MS<0:1>调节参考电压产生电路(2)所产生的参考电压范围。