利索能及
我要发布
收藏
专利号: 2021111329224
申请人: 沈阳工业大学
专利类型:发明专利
专利状态:已下证
更新日期:2025-12-01
缴费截止日期: 暂无
联系人

摘要:

权利要求书:

1.高集成中央双向肖特基结型单管反相器,其特征在于,包含SOI晶圆的硅衬底(1),其特征在于:SOI晶圆的硅衬底(1)上方为SOI晶圆的衬底绝缘层(2),SOI晶圆的衬底绝缘层(2)的上表面与单晶硅薄膜a(5)的下表面、单晶硅薄膜b(6)的下表面和输出电极(7)的下表

16 ‑3

面相互接触;单晶硅薄膜a(5)、单晶硅薄膜b(6)为杂质浓度低于10 cm 的单晶硅半导体材料;单晶硅薄膜a(5)和单晶硅薄膜b(6)分别位于SOI晶圆的衬底绝缘层(2)上表面的左右两侧的中间部分;单晶硅薄膜a(5)的上表面与重掺杂N型源区(3)的下表面相互接触;单晶硅薄膜b(6)的上表面与重掺杂P型漏区(4)的下表面相互接触;输出电极(7)为金属或合金材料;输出电极(7)具有大写英文字母“I”形特征;输出电极(7)与单晶硅薄膜a(5)的下方部分的前后表面和右侧表面相互接触;输出电极(7)与单晶硅薄膜a(5)的导带形成肖特基势垒,且势垒高度不小于0.3电子伏特;输出电极(7)与单晶硅薄膜a(5)的价带亦形成肖特基势垒,且势垒高度亦不小于0.3电子伏特;输出电极(7)与单晶硅薄膜b(6)的下方部分的前后表面和左侧表面相互接触;输出电极(7)与单晶硅薄膜b(6)的导带形成肖特基势垒,且势垒高度不小于0.3电子伏特;输出电极(7)与单晶硅薄膜b(6)的价带亦形成肖特基势垒,且势垒高度亦不小于0.3电子伏特;输出电极(7)的上表面与隔离绝缘层(8)的下表面相互接触;

隔离绝缘层(8)为绝缘体材料,具有大写英文字母“I”形特征;隔离绝缘层(8)与单晶硅薄膜a(5)的中间部分的前后表面和右侧表面相互接触;隔离绝缘层(8)与单晶硅薄膜b(6)的中间部分的前后表面和左侧表面相互接触;隔离绝缘层(8)的上表面分别与栅电极绝缘层(9)的下表面和栅电极(10)的下表面相互接触;栅电极绝缘层(9)具有左右两个分离部分;栅电极绝缘层(9)的左侧部分的内表面的上方部分与单晶硅薄膜a(5)的上方部分的前后表面和右侧表面相互接触;栅电极绝缘层(9)的左侧部分的内表面的下方部分与重掺杂N型源区(3)的前后表面和右侧表面相互接触;栅电极绝缘层(9)的左侧部分的外表面与栅电极(10)的左侧内表面相互接触;栅电极绝缘层(9)的右侧部分的内表面的上方部分与单晶硅薄膜b(6)的上方部分的前后表面和左侧表面相互接触;栅电极绝缘层(9)的右侧部分的内表面的下方部分与重掺杂P型漏区(4)的前后表面和左侧表面相互接触;栅电极绝缘层(9)的右侧部分的外表面与栅电极(10)的右侧内表面相互接触;栅电极(10)具有大写英文字母“I”形

18

特征;重掺杂N型源区(3)为掺杂浓度大于10 每立方厘米的N型半导体;重掺杂N型源区(3)

18

的上表面与源电极(11)的下表面相互接触;重掺杂P型漏区(4)为掺杂浓度大于10 每立方厘米的P型半导体;重掺杂P型漏区(4)的上表面与漏电极(12)的下表面相互接触;绝缘层(13)为绝缘体材料;绝缘层(13)的下表面与栅电极绝缘层(9)的上表面以及栅电极(10)的上表面相互接触;绝缘层(13)的左侧内表面与源电极(11)的前后表面和右侧表面相互接触;绝缘层(13)的右侧内表面与漏电极(12)的前后表面和左侧表面相互接触。

2.一种如权利要求1所述的高集成中央双向肖特基结型单管反相器的制造方法,其特征在于:具体制造工艺步骤如下:

步骤一、提供一个SOI晶圆,最下方为SOI晶圆的硅衬底(1),SOI晶圆的硅衬底(1)的上面是SOI晶圆的衬底绝缘层(2),SOI晶圆的衬底绝缘层(2)的上表面为单晶硅薄膜,通过离子注入掺杂工艺或扩散掺杂工艺,在单晶硅薄膜的左右两侧的上表面分别形成重掺杂N型源区(3)和重掺杂P型漏区(4);

步骤二、通过刻蚀工艺将单晶硅薄膜的中央部分以及两侧的上下部分刻蚀至露出SOI晶圆的衬底绝缘层(2),露出的SOI晶圆的衬底绝缘层(2)的左右两侧分别形成单晶硅薄膜a(5)和单晶硅薄膜b(6);

步骤三、通过淀积工艺淀积金属或合金,再通过平坦化工艺后露出重掺杂N型源区(3)和重掺杂P型漏区(4)的上表面,再通过光刻、刻蚀工艺刻蚀掉上方部分的金属或合金,形成输出电极(7);

步骤四、通过淀积工艺淀积绝缘材料,再通过平坦化工艺后露出重掺杂N型源区(3)和重掺杂P型漏区(4)的上表面,再通过光刻、刻蚀工艺刻蚀掉上方部分的绝缘材料,形成隔离绝缘层(8);

步骤五、在步骤四基础之上,通过淀积工艺淀积绝缘材料,再通过平坦化工艺至露出重掺杂N型源区(3)和重掺杂P型漏区(4)的上表面后,初步形成栅电极绝缘层(9),再通过光刻、刻蚀工艺去掉初步形成的栅电极绝缘层(9)的上下两侧及中央的部分区域,进一步形成栅电极绝缘层(9);

步骤六、通过淀积工艺淀积金属或多晶硅材料,再通过平坦化工艺至露出重掺杂N型源区(3)和重掺杂P型漏区(4)的上表面,形成栅电极(10);

步骤七、通过淀积工艺淀积绝缘材料,初步形成绝缘层(12),再通过刻蚀工艺刻蚀掉重掺杂N型源区(3)和重掺杂P型漏区(4)上方的绝缘材料至露出重掺杂N型源区(3)和重掺杂P型漏区(4)的上表面,进一步形成绝缘层(13),再通过淀积工艺淀积金属或合金材料,平坦化至露出绝缘层(13)的上表面,分别形成源电极(11)和漏电极(12)。