1.一种基于时频信息测量的高精度频标比对系统，其特征在于：包括频率标准模块、被测频率模块、频标脉冲信号模块、被测脉冲信号模块、可调时延模块、相位检测模块、闸门生成模块、时间间隔测量模块、数据处理模块、显示模块和电源模块；频率标准模块、频标脉冲信号模块、可调时延模块、相位检测模块、闸门生成模块、时间间隔测量模块、数据处理模块和显示模块依次连接，频标脉冲信号模块的信号输出端还与时间间隔测量模块的信号输入端连接，被测频率模块的信号输出端与被测脉冲信号模块的信号输入端连接，被测脉冲信号模块的信号输出端与相位检测模块和时间间隔测量模块的信号输入端均连接；

‑12

所述的频率标准模块用于产生频率准确度高于±1×10 量级的频标信号；

‑12

所述的被测频率模块用于产生频率准确度低于±1×10 量级的比对频率信号即被测频率信号；

所述的频标脉冲信号模块和被测脉冲信号模块分别用于产生占空比为50%的矩形频标脉冲信号和占空比为50%的矩形被测脉冲信号；

所述的可调时延模块用于产生频标信号的固定时延信号和微调时延信号；

所述的相位检测模块用于产生相位重合点脉冲信号；

所述的闸门生成模块用于产生参考闸门时间间隔和实际闸门开关信号；

所述的时间间隔测量模块用于产生频标信号和被测频率信号的计数值；

所述的数据处理模块用于处理频标信号和被测频率信号的计数值，产生实际闸门时间、被测频率信号的频率和系统的频率稳定度；

所述的显示模块，用于接收数据处理模块的处理结果并进行显示。

2.根据权利要求1所述的一种基于时频信息测量的高精度频标比对系统，其特征在于：‑13

所述的频率标准模块采用10MHz 5071A高性能铯原子频标，频率准确度为±5×10 。

3.根据权利要求2所述的一种基于时频信息测量的高精度频标比对系统，其特征在于：‑12

所述的被测频率模块采用晶体振荡器或KDS铷原子钟，频率准确度低于±1×10 量级。

4.根据权利要求3所述的一种基于时频信息测量的高精度频标比对系统，其特征在于：所述的频标脉冲信号模块和被测脉冲信号模块均采用施密特触器74LS14N芯片。

5.根据权利要求4所述的一种基于时频信息测量的高精度频标比对系统，其特征在于：所述的可调时延模块由第一级时延电路、第二级时延电路和第三级时延电路组成；

所述的第一级时延电路由第一边沿型D触发器74LS175芯片和第一D触发器74LS375芯片组成，第一边沿型D触发器74LS175芯片和第一D触发器74LS375芯片的信号输入端，即第一级时延电路的信号输入端，均连接频标脉冲信号模块的信号输出端，第一D触发器

74LS375芯片的信号输出端连接第二级时延电路的信号输入端，第一边沿型D触发器

74LS175芯片的信号输出端连接所述的相位检测模块的信号输入端；

所述的第二级时延电路由第二边沿型D触发器74LS175芯片和第二D触发器74LS375芯片组成，第二边沿型D触发器74LS175芯片和第二D触发器74LS375芯片的信号输入端，即第二级时延电路的信号输入端，均连接第一级时延电路中第一D触发器74LS375芯片的信号输出端，第二D触发器74LS375芯片的信号输出端连接第三级时延电路的信号输入端，第二边沿型D触发器74LS175芯片的信号输出端连接所述的相位检测模块的信号输入端；

所述的第三级时延电路由第三边沿型D触发器74LS175芯片、第三D触发器74LS375芯片和第四边沿型D触发器74LS175芯片组成，第三边沿型D触发器74LS175芯片和第三D触发器

74LS375芯片的信号输入端，即第三级时延电路的信号输入端，均连接第二级时延电路中第二D触发器74LS375芯片的信号输出端，第三D触发器74LS375芯片的信号输出端连接第四边沿型D触发器74LS175芯片的信号输入端，第三边沿型D触发器74LS175芯片的信号输出端连接相位检测模块的信号输入端，第四边沿型D触发器74LS175芯片的信号输出端连接所述的相位检测模块的信号输入端。

6.根据权利要求5所述的一种基于时频信息测量的高精度频标比对系统，其特征在于：所述的相位检测模块由第一脉冲变换电路、第二脉冲变换电路、第三脉冲变换电路、第四脉冲变换电路、第五脉冲变换电路、第一相位重合检测电路、第二相位重合检测电路、第三相位重合检测电路和第四相位重合检测电路组成；

所述的第一脉冲变换电路、第二脉冲变换电路、第三脉冲变换电路、第四脉冲变换电路、第五脉冲变换电路均采用脉冲变换电路，所述的脉冲变换电路由脉冲变换D触发器

74LS375芯片、脉冲变换逻辑与门电路74LS08D芯片和脉冲变换逻辑非门电路74LS04N芯片组成，脉冲变换D触发器74LS375芯片的D信号输入端连接脉冲变换逻辑与门电路74LS08D芯片的A信号输入端，脉冲变换D触发器74LS375芯片的Q信号输出端连接脉冲变换逻辑非门电路74LS04N芯片的信号输入端，脉冲变换逻辑非门电路74LS04N芯片的信号输出端连接脉冲变换逻辑与门电路74LS08D芯片的B信号输入端，脉冲变换逻辑与门电路74LS08D芯片的信号输出端Y作为脉冲变换电路的信号输出端；

所述的第一相位重合检测电路由第一逻辑与门电路74LS08D芯片组成，第一逻辑与门电路74LS08D芯片的A1信号输入端连接所述的第一脉冲变换电路的信号输出端，第一逻辑与门电路74LS08D芯片的B1信号输入端连接所述的第二脉冲变换电路的信号输出端；所述的第一相位重合检测电路的信号输出端与所述的闸门生成模块的信号输入端连接；

所述的第二相位重合检测电路由第二逻辑与门电路74LS08D芯片组成，第二逻辑与门电路74LS08D芯片的A2信号输入端连接所述的第一脉冲变换电路的信号输出端，第二逻辑与门电路74LS08D芯片的B2信号输入端连接所述的第三脉冲变换电路的信号输出端；所述的第二相位重合检测电路的信号输出端与所述的闸门生成模块的信号输入端连接；

所述的第三相位重合检测电路由第三逻辑与门电路74LS08D芯片组成，第三逻辑与门电路74LS08D芯片的A3信号输入端连接所述的第一脉冲变换电路的信号输出端，第三逻辑与门电路74LS08D芯片的B3信号输入端连接所述的第四脉冲变换电路的信号输出端；所述的第三相位重合检测电路的信号输出端与所述的闸门生成模块的信号输入端连接；

所述的第四相位重合检测电路由第四逻辑与门电路74LS08D芯片组成，第四逻辑与门电路74LS08D芯片的A4信号输入端连接所述的第一脉冲变换电路的信号输出端，第四逻辑与门电路74LS08D芯片的B4信号输入端连接所述的第五脉冲变换电路的信号输出端；所述的第四相位重合检测电路的信号输出端与所述的闸门生成模块的信号输入端连接。

7.根据权利要求6所述的一种基于时频信息测量的高精度频标比对系统，其特征在于：所述的闸门生成模块由可编程分频器、三输入三或非门电路74LS27N芯片和逻辑非门电路

74LS04N芯片组成，所述的可编程分频器的信号输出端连接所述的时间间隔测量模块的信号输入端，所述的三输入三或非门电路74LS27N芯片的信号输入端分别连接所述的第一相位重合检测电路、第二相位重合检测电路、第三相位重合检测电路和第四相位重合检测电路的信号输出端，输入三或非门电路74LS27N芯片的信号输出端连接逻辑非门电路74LS04N芯片的信号输入端，所述的逻辑非门电路74LS04N芯片的信号输出端连接所述的时间间隔测量模块的信号输入端。

8.根据权利要求7所述的一种基于时频信息测量的高精度频标比对系统，其特征在于：所述的时间间隔测量模块采用可编程计数器，由FPGA硬件描述语言编程实现；所述的FPGA采用Cyclone IV芯片EP4CE75。

9.根据权利要求8所述的一种基于时频信息测量的高精度频标比对系统，其特征在于：所述的数据处理模块采用嵌入式单片机STM32F103RBT6芯片，所述的显示模块可采用LCD液晶显示器。

10.一种利用权利要求9所述的一种基于时频信息测量的高精度频标比对系统所进行的一种基于时频信息测量的高精度频标比对方法，其特征在于，包括以下步骤：步骤A: 利用频标脉冲信号模块和被测脉冲信号模块分别对频率标准模块和被测频率模块产生的频标信号和被测频率信号进行数字化处理，即将由10MHz 5071A高性能铯原子频标产生的频标信号和由晶体振荡器或KDS铷原子钟产生的被测频率信号通过施密特触发器74LS14N分别转换为占空比为50%的矩形频标脉冲信号和矩形被测脉冲信号；

步骤B: 将占空比为50%的矩形频标脉冲信号送入可调时延模块进行时间延迟产生时延信号；

具体的，将占空比为50%的矩形频标脉冲信号送入第一级时延电路，通过第一D触发器

74LS375芯片产生第一固定时延信号，第一固定时延信号的时延量大小为第一D触发器

74LS375芯片的时钟周期，通过第一边沿型D触发器74LS175芯片产生第一微调时延信号，第一微调时延信号的时延量大小为第一边沿型D触发器74LS175芯片的时钟周期，第一固定时延信号的时延量大于第一微调时延信号的时延量；

将第一固定时延信号送入第二级时延电路，通过第二D触发器74LS375芯片产生第二固定时延信号，第二固定时延信号的时延量大小为第二D触发器74LS375芯片的时钟周期，通过第二边沿型D触发器74LS175芯片产生第二微调时延信号，第二微调时延信号的时延量大小为第二边沿型D触发器74LS175芯片的时钟周期，第二固定时延信号的时延量大于第二微调时延信号的时延量；

将第二固定时延信号送入第三级时延电路，通过第三D触发器74LS375芯片产生第三固定时延信号，第三固定时延信号的时延量大小为第三D触发器74LS375时钟周期，通过第三边沿型D触发器74LS175芯片产生第三微调时延信号，第三微调时延信号的时延量大小为第三边沿型D触发器74LS175芯片的时钟周期，第三固定时延信号的时延量大于第三微调时延信号的时延量；

将第三固定时延信号送入第四边沿型D触发器74LS175芯片产生第四微调时延信号，第四微调时延信号的时延量大小为第四边沿型D触发器74LS175芯片的时钟周期，第三固定时延信号的时延量大于第四微调时延信号的时延量；

步骤C: 将被测脉冲信号模块产生的占空比为50%的矩形被测脉冲信号送入第一脉冲变换电路，产生占空比低于10%的矩形被测脉冲信号，将第一微调时延信号、第二微调时延信号、第三微调时延信号和第四微调时延信号分别送入第二脉冲变换电路、第三脉冲变换电路、第四脉冲变换电路和第五脉冲变换电路，分别产生脉冲变换后的第一微调时延信号、第二微调时延信号、第三微调时延信号和第四微调时延信号；

将占空比低于10%的矩形被测脉冲信号和脉冲变换后的第一微调时延信号送入第一相位重合检测电路产生第一相位重合点脉冲；

将占空比低于10%的矩形被测脉冲信号和脉冲变换后的第二微调时延信号送入第二相位重合检测电路产生第二相位重合点脉冲；

将占空比低于10%的矩形被测脉冲信号和脉冲变换后的第三微调时延信号送入第三相位重合检测电路产生第三相位重合点脉冲；

将占空比低于10%的矩形被测脉冲信号和脉冲变换后的第四微调时延信号送入第四相位重合检测电路产生第四相位重合点脉冲；

步骤D: 根据频标信号和被测频率信号之间的频率关系，计算频标信号和被测频率信号的最小公倍数，以最小公倍数周期为时间间隔，由闸门生成模块中的可编程分频器生成参考闸门信号；

将第一相位重合点脉冲、第二相位重合点脉冲、第三相位重合点脉冲和第四相位重合点脉冲同时送入闸门生成模块中的三输入三或非门电路74LS27N芯片，三输入三或非门电路74LS27N芯片的信号输出端连接逻辑非门电路74LS04N芯片的信号输入端，在参考闸门信号控制下，逻辑非门电路74LS04N芯片的信号输出端产生时间间隔测量模块的实际闸门信号；

步骤E: 将占空比为50%的矩形频标脉冲信号和矩形被测脉冲信号同时送入时间间隔测量模块，时间间隔测量模块由可编程计数器组成，在实际闸门信号的控制下进行无间隙计数，获得矩形频标脉冲信号和矩形被测脉冲信号的计数值；

步骤F: 将可编程计数器的计数值送入数据处理模块，即单片机STM32F103RBT6芯片进行处理，获得实际闸门时间、被测频率信号的频率和系统的频率稳定度。