1.一种DDR3读写传输方法，其特征在于，包括向DDR3存储模块内写入数据的过程；其中，向所述DDR3存储模块内写入数据的过程包括：每一路DMA写数据通道内所配置的RAM将满状态输出至DDR3写模块；其中，所述满状态用于表征所述RAM能够缓存的最大数据量；

所述DDR3写模块接收每一路的所述RAM输出的所述满状态，并根据每一路所述RAM所输出的所述满状态的当前标志，进行数据向所述DDR3存储模块的写入。

2.根据权利要求1所述的方法，其特征在于，所述DDR3写模块根据每一路所述RAM所输出的所述满状态的当前标志，进行数据向所述DDR3存储模块的写入时，包括：在所述满状态的当前标志为高时，由所述DDR3写模块将所述RAM内所缓存的数据全部写入至所述DDR3存储模块。

3.根据权利要求1所述的方法，其特征在于，向所述DDR3存储模块内写入数据的过程还包括：每一路所述DMA写数据通道内所配置的所述RAM输出写完成标志至所述DDR3写模块；

所述DDR3写模块接收所述写完成标志，并根据所述写完成标志进行向所述DDR3存储模块写入数据的结束的控制。

4.根据权利要求1所述的方法，其特征在于，所述DDR3写模块根据每一路所述RAM所输出的所述满状态的当前标志，进行数据向所述DDR3存储模块的写入时，包括：在所述满状态的当前标志为高时，停止FIFO向所述RAM输出数据的过程。

5.根据权利要求1至4任一项所述的方法，其特征在于，还包括：由所述DDR3存储模块读取数据的过程；其中，由所述DDR3存储模块读取数据的过程包括：所述DDR3读模块接收读请求状态，并在接收到的所述读请求状态为高时进入读状态，由所述DDR3存储模块读取数据。

6.根据权利要求5所述的方法，其特征在于，所述DDR3读模块由所述DDR3存储模块读取数据时，包括：所述RAM输出写状态标志至DDR3读模块；

所述DDR3读模块接收所述写状态标志，并根据所述写状态标志控制所述读状态；

其中，在所述写状态标志为高时，控制所述读状态进入暂停模式；

在所述写状态为低时，控制进入所述读状态，由所述DDR3存储模块读取数据至配置在读数据通道内的FIFO中。

7.根据权利要求5所述的方法，其特征在于，所述DDR3读模块由所述DDR3存储模块读取数据时，包括：所述DDR3读模块接收读完成标志，并在接收到的所述读完成状态标志为高时退出所述读状态，停止当前由所述DDR3存储模块读取数据的操作。

8.一种DDR3读写传输装置，其特征在于，包括DDR3存储模块、DDR3写模块和两路以上的DDR3写数据通道；

其中，每一路所述DDR3写数据通道内均配置有RAM，各所述RAM均通信连接至所述DDR3写模块；

所述DDR3写模块通过MCB写接口与所述DDR3存储模块通信连接；

其中，各所述RAM均对应设置有用于表征数据存储量的满状态标志；

所述DDR3写模块，被配置为接收每一路的所述RAM的输出的所述满状态，并根据每一路所述RAM所输出的所述满状态的当前标志，进行数据向所述DDR3存储模块的写入。

9.根据权利要求8所述的装置，其特征在于，还包括DDR3读模块和两路以上的DDR3读数据通道；

所述DDR3读模块通过MCB读接口与所述DDR3存储模块通信连接；

每一路所述DDR3读数据通道内均配置有FIFO，所述DDR3读模块与每一路所述DDR3读数据通道内所配置的所述FIFO通信连接；

所述DDR3读模块，被配置为接收读请求状态，并在接收到的所述读请求状态为高时进入读状态，由所述DDR3存储模块读取数据。

10.根据权利要求8或9所述的装置，其特征在于，所述DDR3存储模块包括DDR3芯片模组和DDR3接口IP核；

所述DDR3芯片模组包括两片以上的DDR3芯片，两片以上的DDR3芯片组成存储阵列；

所述DDR3芯片模组通过多组DQS数据线、地质组、读写控制组和时钟组与所述DDR3接口IP核连接；

所述DDR3接口IP核配置有MCB地址线、MCB命令线、DDR3可操作使能、MCB写使能线、MCB写数据线、MCB读使能线和MCB读数据线。