1.一种带触发监控的通用FPGA同步触发控制器，其特征在于，

包括同步触发控制模组、相机模组、系统控制模组和步进控制模组，所述相机模组、所述系统控制模组和所述步进控制模组均与所述同步触发控制模组电性连接，所述相机模组、所述系统控制模组和步进控制模组依次电性连接；其中，所述系统控制模组，用于接收所述相机模组传输的图像信息，向所述同步触发控制模组发送设置参数和接收所述同步触发控制模组传输的报错信息并进行处理，以及软件控制所述步进控制模组运动；其中，所述设置参数包括预设值、初值和触发逻辑控制值；

所述同步触发控制模组，用于接收所述系统控制模组的所述设置参数，并根据所述设置参数同步工作状态和接收所述步进控制模组输出的步进运动到位触发信号，开启触发监控；

所述步进控制模组，用于接收所述系统控制模组运动触发信号后，控制承载检测物的运动台步进至下一检测点，步进完成后输出步进运动到位触发信号至所述同步触发控制模组；

所述相机模组，用于接收所述同步触发控制模组输出的同步触发信号，控制相机同步采集测量点的信息，同时将图片信息发送至所述系统控制模组。

2.如权利要求1所述的带触发监控的通用FPGA同步触发控制器，其特征在于，所述同步触发控制模组包括FPGA模块、外部设备同步触发模块、串口通讯模块和外触发输入模块，所述外部设备同步触发模块与所述FPGA模块和所述相机模组电性连接，所述串口通讯模块与所述FPGA模块和所述系统控制模组电性连接，所述外触发输入模块与所述FPGA模块和所述步进控制模组电性连接；其中，所述外部设备同步触发模块，用于接收所述FPGA模块输出的同步触发信号，并隔离输出所述同步触发信号至所述相机模组；

所述串口通讯模块，用于所述系统控制模组和所述FPGA模块之间的串口通讯，信号的隔离转换；

所述外触发输入模块，用于接收所述步进控制模组的步进运动到位触发信号，并对所述步进运动到位触发信号进行隔离转换，输入所述FPGA模块；

所述FPGA模块，用于接收所述串口通讯模块的控制信号，并进行预处理，接收所述外触发输入模块输入的步进运动到位触发信号，向所述外部设备同步触发模块输出同步触发信号；所述FPGA模块监控触发输出，接收外部设备同步触发模块输入的触发信号，开启所述外触发输入模块触发输入监控。

3.如权利要求2所述的带触发监控的通用FPGA同步触发控制器，其特征在于，所述FPGA模块包括同步控制器设置单元、报错单元、比较单元和同步触发逻辑单元，所述同步控制器设置单元和所述报错单元均与所述串口通讯模块电性连接，所述比较单元与所述报错单元、所述外部设备同步触发模块、所述同步触发逻辑单元和所述外触发输入模块电性连接；其中，所述同步控制器设置单元，用于接收所述串口通讯模块发送的设置参数，完成对所述比较单元和所述同步触发逻辑单元的设置；

所述同步触发逻辑单元，用于接收所述外触发输入模块输入的步进运动到位触发信号，并根据所述触发逻辑控制输出同步触发信号至所述外部设备同步触发模块；

所述比较单元，用于对输入信号和输出信号的计算监控；

所述报错单元，用于接收所述比较单元输出的触发信号，并根据触发信号向所述串口通讯模块输出对应的报错信息。

4.如权利要求3所述的带触发监控的通用FPGA同步触发控制器，其特征在于，所述比较单元包括定时器、计数器和比较器，所述计数器和所述比较器的数量均为两个，所述定时器分别与两个所述计数器、所述外触发输入模块、所述外部设备同步触发模块电性连接，每一所述计数器与每一所述比较器电性连接，两个所述比较器分别与所述报错单元电性连接；其中，所述定时器，用于根据所述初值按照FPGA的时钟周期进行倒计数，在数值为零时输出加一触发信号，同时自动重新装载计数初值继续倒计数；

所述计数器，用于接收加一触发信号进行计数，同时输出当前值至对应连接的所述比较器；

所述比较器，用于接收对应所述计数器的当前值，与所述预设值进行比较，输出监控报错信息至所述报错单元。

5.如权利要求2所述的带触发监控的通用FPGA同步触发控制器，其特征在于，所述同步触发控制模组还包括电源模块，所述电源模块与所述FPGA模块电性连接，用于为所述FPGA模块提供电源。

6.如权利要求2所述的带触发监控的通用FPGA同步触发控制器，其特征在于，所述同步触发控制模组还包括复位模块，所述复位模块与所述FPGA模块电性连接，用于所述FPGA模块的手动复位。

7.一种通用FPGA同步触发控制方法，其特征在于，包括：

接收相机模组传输的图像信息，向同步触发控制模组发送设置参数；其中，所述设置参数包括预设值、初值和触发逻辑控制值；

根据设置参数同步所述同步触发控制模组的工作状态，并开启定时器，同时控制步进控制模组运动；

获取步进控制模组发送的运动到位触发信号，进行比较监控计算处理，输出报错信息。

8.如权利要求7所述的通用FPGA同步触发控制方法，其特征在于，获取所述步进控制模组发送的运动到位触发信号，进行比较监控计算处理，输出报错信息，包括：根据所述初值按照FPGA的时钟周期进行倒计数，在数值为零时输出加一触发信号，同时自动重新装载计数初值继续倒计数；

获取所述加一触发信号进行计数，同时输出所述计数器当前值至对应连接的所述比较器，基于所述预设值进行比较，若相等，则输出报错信息。

9.如权利要求8所述的通用FPGA同步触发控制方法，其特征在于，获取所述加一触发信号进行计数，同时输出所述计数器当前值至对应连接的所述比较器，基于所述预设值进行比较，若相等，则输出报错信息，包括：若未获取到外触发输入模块输入的运动到位触发信号，则输出外触发输入报错信息；

若未获取到外部设备同步触发模块的同步触发信号，则输出外部设备同步触发报错信息。