1.一种智能化多通道宽带干扰信号产生装置，其特征在于，包括：FPGA与DSP单元，所述的DSP单元内部设有ARM与DSP；

所述ARM，用于接收上位机发送的发射功率参数，并产生相应的控制指令给所述DSP，以及将装置的工作参数与工作状态反馈给上位机；还用于控制FPGA进行DDS模式、存储模式与混合模式的切换；

所述DSP，用于根据解析控制指令，完成干扰波形的计算，再将相应的干扰波形数据传输至FPGA；

所述FPGA作为协处理器，在存储模式下，存储DSP计算的干扰波形数据；在DDS模式下产生相应的调制方式对干扰波形数据进行调试，并通过其内部的DAC完成数模转换，产生模拟的干扰波形信号；所述FPGA包括：GPIO端口、接口逻辑模块、时序逻辑模块、控制逻辑模块、双口RAM、多个DAC、以及多个数据并串转换器；所述GPIO端口一端连接DSP单元，另一端通过接口逻辑模块连接双口RAM；时序逻辑模块、控制逻辑模块与双口RAM依次连接，且控制逻辑模块还与接口逻辑模块连接；所述双口RAM分别与每一数据并串转换器连接，数据并串转换器与DAC一对一连接；所述接口逻辑模块，实现FPGA与DSP单元通信的接口逻辑；时序逻辑模块，产生逻辑时钟和接口时钟；控制逻辑模块：通过接口逻辑模块接收来自DSP单元的指令并进行相应的逻辑控制；

装置还包括：外部存储器，所述外部存储器中的Norflash存储有DSP单元程序；其中，所述DSP单元程序包括：ARM程序与DSP程序；DSP单元内部ROM内有DSP和ARM两部分启动代码，DSP单元上电复位后DSP的BOOTLOADER先运行，通过PRU加载ARM初始化代码，然后DSP通过PSC使能ARM的电源，运行ARM的BOOTLOADER，ARM将DSP置于复位态，并关闭其时钟，ARM读取BOOT设置将用户选择Norflash中的代码搬运到内存中，并将程序入口地址写到PC指针，完成ARM启动，在确保DSP处于复位状态下，ARM将DSP代码的入口地址写入HOSTCFG1寄存器，DSP的入口地址要求1K字节对齐，ARM使能DSP的时钟，使得DSP片上内存能够被访问。

2.根据权利要求1所述的一种智能化多通道宽带干扰信号产生装置，其特征在于，该装置还包括：显示屏与按键，二者均与FPGA内的GPIO端口连接；

所述显示屏，用于显示装置的工作参数、工作状态以及计算出的干扰波形数据；

所述按键，用于人工操作模式下产生按键方案驱动DSP计算干扰波形。

3.根据权利要求1或所述的一种智能化多通道宽带干扰信号产生装置，其特征在于，所述DSP单元内集成有ARM与DSP，以及一系列外围接口；所述一系列外围接口至少包括：与FPGA内的GPIO端口连接的GPIO端口、UART端口、EMIFA端口与UPP端口，与外部存储器连接的EMIFA端口、以及与mDDR连接的EMIFB端口。

4.根据权利要求3或所述的一种智能化多通道宽带干扰信号产生装置，其特征在于，所述外部存储器，包括：NVRAM与Norflash，所述NVRAM用于存储干扰信号数据；所述Norflash用于存储DSP单元程序与FPGA程序。

5.根据权利要求1所述的一种智能化多通道宽带干扰信号产生装置，其特征在于，该装置还包括：网口，所述网口包括：依次连接的MAC、PHY、网络变压器；其中，MAC集成在DSP单元内部，PHY为端口物理层，网络变压器实现接口隔离。

6.根据权利要求1所述的一种智能化多通道宽带干扰信号产生装置，其特征在于，该装置内部的时钟方案如下：

DAC时钟模块产生的时钟经过时钟分配器产生多路时钟一对一个供给FPGA内部的DAC，并经过DAC分配后返回给FPGA，由FPGA做同步处理后发送回相应的DAC；由有源晶振产生一定频率的时钟，并由FPGA倍频后作为FPGA的系统时钟；

由有源晶振产生一定频率的时钟，并由DSP单元倍频后与分频后供ARM、DSP以及其他外部设备使用；DSP单元内部RTC时钟以及网口内PHY的时钟由不同晶体产生。