1.一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管，其元胞结构包括P型衬底(1)、位于P型衬底上的埋氧(2)和在埋氧(2)上的N型外延层，其特征在于，在N型外延层中沿器件横向方向依次设有第一隔离氧化层(6)和第二隔离氧化层(7)，第一隔离氧化层(6)和第二隔离氧化层(7)均沿器件垂直方向贯穿N型外延层，将N型外延层沿器件横向方向分隔成第一N型外延层(3)、第二N型外延层(4)及第三N型外延层(5)；

在第一N型外延层(3)上部设有第一P型阱区(8)，在所述第一P型阱区(8)上部设有一个N型MOS管，所述N型MOS管包括第一P+源区(16)、第一N+源区(11)、第一N+漏区(12)以及第一栅氧化层(110)，第一P+源区(16)和第一N+源区(11)并列位于第一P型阱区(8)上层一侧，第一N+漏区(12)位于第一P型阱区(8)上层另一侧，且第一N+漏区(12)与第一隔离氧化层(6)接触；第一栅氧化层(110)的下表面分别与部分第一N+源区(11)和第一N+漏区(12)的上表面，以及位于第一N+源区(11)和第一N+漏区(12)之间的第一P型阱区(8)上表面接触；所述第一P+源区(16)和第一N+源区(11)上方设有第一阴极金属(130)，所述第一栅氧化层(110)上设有第一多晶硅栅极(120)，所述N+漏区(12)上方设有第一阳极金属(131)；

在第二N型外延层(4)上部设有第二P型阱区(9)，在所述第二P型阱区(9)上部设有一个N型MOS管，所述N型MOS管包括第二P+源区(17)、第二N+源区(13)、第二N+漏区(14)以及第二栅氧化层(111)，第二P+源区(17)、第二N+源区(13)并列位于第二P型阱区(9)上层一侧，第二N+漏区(14)位于第二P型阱区(9)上层另一侧，且第二N+漏区(14)与第二隔离氧化层(7)接触；第二栅氧化层(111)的下表面分别与部分第二P+源区(17)和第二N+源区(13)的上表面，以及位于第二P+源区(17)和第二N+源区(13)之间的第二P型阱区(9)上表面接触；所述第二P+源区(17)和第二N+源区(13)上方设有第二阴极金属(132)，所述第二栅氧化层(111)上设有第二多晶硅栅极(121)，所述第二N+漏极上方设有第二阳极金属(133)；

在第三外延层(5)上层两侧分别设有第三P型阱区(10)和N型缓冲层(19)，且第三P型阱区(10)与第二隔离氧化层(7)接触；在所述N型缓冲层(19)上层远离第三P型阱区(10)的一侧设有第三P+漏区(20)，在所述第三P+漏区(20)上方设有第三阳极金属(136)；在所述第三P型阱区(10)上层靠近第二隔离氧化层(7)的一侧并列设置有第三P+源区(18)和第三N+源区(15)，且第三P+源区(18)与第二隔离氧化层(7)接触；在所述第三P+源区(18)上方设有第三阴极金属，在所述第三N+源区(15)上方设有第四阴极金属；在所述第三P型阱区(10)上方设有第三栅氧化层(112)，第三栅氧化层(112)的下表面与部分第三N+源区(15)的上表面接触，并沿第三P型阱区(10)的上表面延伸至第三N型外延层(3)上方；在所述第三栅氧化层(112)上设有第三多晶硅栅极(122)；

所述第一阴极金属(130)与第二阴极金属(132)通过金属互联作为器件阴极；所述第一多晶硅栅极(120)与第三多晶硅栅极(122)通过金属互联作为器件栅极；所述第一阳极金属(131)通过金属互联与第四阴极金属(135)相连；所述第二多晶硅栅(121)通过金属与第二阳极金属(133)及第三阴极金属(134)相连；所述第三阳极金属(136)为器件阳极。