1.一种基于CMOS反相器和忆阻器构成的全加电路，其特征在于，包括四个CMOS反相器，其中：第一反相器和四个忆阻器构成一个异或门电路，第四反相器和另外四个忆阻器构成一个同或门电路，第二反相器和第三反相器分别接收初始进位信号VCin，所述第二反相器的上端与第一反相器的输入端连接，第二反相器的下端与第四反相器的输入端连接，由第二反相器输出进位信号VCout，所述异或门电路的输出端连接在第三反相器的上端，所述同或门电路的输出端连接在第三反相器的下端，由第三反相器输出和电压VSum。

2.根据权利要求1所述的基于CMOS反相器和忆阻器构成的全加电路，其特征在于，在所述和电压VSum的输出端连接有一个忆阻器RSum，在所述进位信号VCout输出端连接有一个忆阻器RCout。

3.根据权利要求1或2所述的基于CMOS反相器和忆阻器构成的全加电路，其特征在于，所述异或门电路中由两个忆阻器构成一个与门电路，另外两个忆阻器构成一个或门电路，所述与门电路的输出端接所述第一反相器的上端，所述或门电路的输出端接所述第一反相器的输入端，所述第一反相器的下端接低电平VL，第一反相器的输出端作为所述异或门电路的输出端。

4.根据权利要求3所述的基于CMOS反相器和忆阻器构成的全加电路，其特征在于，所述与门电路中两个忆阻器的负极相连作为输出端，一个忆阻器的正极接第一输入电压信号VA，另一个忆阻器的正极接第二输入电压信号VB。

5.根据权利要求3所述的基于CMOS反相器和忆阻器构成的全加电路，其特征在于，所述或门电路中两个忆阻器的正极相连作为输出端，一个忆阻器的负极接第一输入电压信号VA，另一个忆阻器的负极接第二输入电压信号VB。

6.根据权利要求1或2所述的基于CMOS反相器和忆阻器构成的全加电路，其特征在于，所述同或门电路中由两个忆阻器构成一个与门电路，另外两个忆阻器构成一个或门电路，所述与门电路的输出端接所述第四反相器的输入端，所述或门电路的输出端接所述第四反相器的下端，所述第四反相器的上端接高电平VH，第四反相器的输出端作为所述同或门电路的输出端。

7.根据权利要求6所述的基于CMOS反相器和忆阻器构成的全加电路，其特征在于，所述与门电路中两个忆阻器的负极相连作为输出端，一个忆阻器的正极接第一输入电压信号VA，另一个忆阻器的正极接第二输入电压信号VB。

8.根据权利要求6所述的基于CMOS反相器和忆阻器构成的全加电路，其特征在于，所述或门电路中两个忆阻器的正极相连作为输出端，一个忆阻器的负极接第一输入电压信号VA，另一个忆阻器的负极接第二输入电压信号VB。

9.根据权利要求2所述的基于CMOS反相器和忆阻器构成的全加电路，其特征在于，所述忆阻器RCout的负极接第二反相器的输出端，忆阻器RCout的正极接地，所述忆阻器RSum的负极接第三反相器的输出端，忆阻器RSum的正极接地。

10.根据权利要求1所述的基于CMOS反相器和忆阻器构成的全加电路，其特征在于，所述CMOS反相器包括一个P沟道MOS管和一个N沟道MOS管，所述P沟道MOS管和所述N沟道MOS管的栅极相连作为所述CMOS反相器的输入端，所述P沟道MOS管和所述N沟道MOS管的漏极相连作为所述CMOS反相器的输出端，所述P沟道MOS管的源极作为所述CMOS反相器的上端，所述N沟道MOS管的源极作为所述CMOS反相器的下端。