1.基于GNN‑Transformer的逻辑综合电路面积预测方法，其特征在于，包含以下步骤：步骤S1：构建逻辑综合电路面积预测数据集，并将数据集划分成训练集、验证集和测试集；

所述数据集包含输入数据和标签数据；输入数据包含RTL verilog描述的电路，以及由逻辑综合工具提供的多个优化算子排列组成的优化序列，标签数据采用电路逻辑综合后的面积；

步骤S2：对输入数据和标签数据进行预处理；

步骤S3：构建基于GNN‑Transformer的逻辑综合电路面积预测模型，并利用预处理后的数据集进行训练、验证和测试；

所述基于GNN‑Transformer的逻辑综合电路面积预测模型包括增强GNN模块、Transformer模块和分类器；

所述增强GNN模块用于学习电路的结构特征；

所述Transformer模块用于学习优化序列的时间特征；

所述分类器用于将电路的结构特征和优化序列的时间特征进行拼接，然后进行分类预测；

步骤S4：利用训练、验证和测试好的基于GNN‑Transformer的逻辑综合面积预测模型，进行电路的逻辑综合面积预测。

2.根据权利要求1所述方法，其特征在于，所述步骤S2包含如下步骤：S201：将RTL verilog描述的电路转换成AIG格式电路；根据AIG格式电路构建有向图；其中 为节点的集合，包括逻辑与门节点和逻辑非门节点； 为边的集合，边表示节点间的连接关系；

根据AIG格式电路获得图特征；

根据有向图 获取节点特征；所述节点特征包括节点类型、节点的逻辑级别、节点的入度和节点的出度；

S202：将多个优化算子分别映射到一个唯一的数字索引，得到数字编码后的优化序列；

S203：对电路逻辑综合后的面积进行归一化处理。

3.根据权利要求2所述方法，其特征在于，所述图特征包括主要输入数量、主要输出数量、AND节点数量、边数量、反向边数量和图的深度。

4.根据权利要求2所述方法，其特征在于，所述节点类型是0或1，0代表AND节点，1代表NOT节点；所述节点的逻辑级别是指从任何主输入到节点的最长路径上的节点数量；所述节点的入度是指向节点边的数量；所述节点的出度是从节点出发边的数量。

5.根据权利要求1所述方法，其特征在于，基于GNN‑Transformer的逻辑综合电路面积预测模型中，所述增强GNN模块包含图嵌入学习阶段和特征融合阶段；

所述图嵌入学习阶段的输入为节点特征，具体包括第一SAGEConv层、第一BatchNorm层、ReLU层、第二SAGEConv层、第二BatchNorm层、add_pool层；

所述特征融合阶段是将图特征经过MLP聚合，然后与所述图嵌入学习阶段输出的图嵌入做Hadamard乘积，得到电路的结构特征。

6.根据权利要求5所述方法，其特征在于，所述第一SAGEConv层和第二SAGEConv层结构相同，均通过聚合邻居节点特征实现更新自身节点特征；所述聚合的数学描述如下：其中 是第 层的节点 的嵌入表示，其中第一SAGEConv层的初始节点 的嵌入表示采用节点特征，第二SAGEConv层的初始节点 的嵌入表示采用ReLU层的输出结果； 是采用平均聚合函数 聚合第 层的节点 所有邻居节点的嵌入表示 得到的聚合结果；W是权重；是激活函数。

7.根据权利要求1所述方法，其特征在于，基于GNN‑Transformer的逻辑综合电路面积预测模型中，所述Transformer模块包含嵌入层、位置编码层、第一Transformer编码器层、第二Transformer编码器层和线性层；

其中，嵌入层将预处理后的优化序列转换为固定维度的嵌入向量，然后位置编码层将嵌入层输出的嵌入向量与对应位置编码相加，得到加入位置编码的向量；

第一Transformer编码器层、第二Transformer编码器层依次对加入位置编码的向量进行两次时间特征的提取。

8.根据权利要求1所述方法，其特征在于，基于GNN‑Transformer的逻辑综合电路面积预测模型中，所述分类器包括拼接层、选择器和多个并行的MLP；所述多个并行的MLP分别负责不同节点数量范围的电路；

所述拼接层将电路的结构特征和优化序列的时间特征进行拼接；将所述拼接层的拼接结果分别送入到多个并行的MLP和选择器中，由选择器根据有向图 的节点数量选择对应MLP的聚合结果作为逻辑综合电路面积预测结果。

9.一种电子设备，其特征在于，包括处理器和存储器，所述存储器存储有能够被所述处理器执行的机器可执行指令，所述处理器执行所述机器可执行指令以实现权利要求1‑8任一项所述方法。

10.一种机器可读存储介质，其特征在于，该机器可读存储介质存储有机器可执行指令，该机器可执行指令在被处理器调用和执行时，机器可执行指令促使处理器实现权利要求1‑8任一项所述方法。