1.一种基于混合比特位宽的稀疏卷积加速器，其特征在于，包括：总控模块，用于控制所述基于混合比特位宽的稀疏卷积加速器的整体运行；

DMA，用于执行片内外图像数据和权重的搬运；

第一计算核，用于完成混合比特位宽的稀疏卷积层的加速；

缓存模块，用于缓存和复用数据。

2.根据权利要求1所述一种基于混合比特位宽的稀疏卷积加速器，其特征在于，还包括：第二计算核，用于完成激活函数以及归一化层的计算。

3.根据权利要求2所述一种基于混合比特位宽的稀疏卷积加速器，其特征在于，所述第一计算核内设有多个计算引擎单元，所述计算引擎单元包括有符号乘法器、左移0/2多路选择器、左移0/4多路选择器和可配移位寄存器。

4.根据权利要求3所述一种基于混合比特位宽的稀疏卷积加速器，其特征在于，在所述计算引擎单元中，包括32个有符号乘法器，其中：将32个所述有符号乘法器分为4组；

当输入激活和权重为8bit时，所述计算引擎单元每次并行计算8输入通道的卷积乘累加。

5.根据权利要求4所述一种基于混合比特位宽的稀疏卷积加速器，其特征在于，所述当输入激活和权重为8bit时，所述计算引擎单元每次并行计算8输入通道的卷积乘累加，其具体包括：在第一个周期，所述计算引擎单元输入8个通道的8bit输入激活以及对应的8个通道权重的最低比特单元，每组的8个所述有符号乘法器接收8个通道数据；

在第二个周期，保持所述计算引擎单元的输入激活不变，将对应的8个通道权重的次高比特单元输入至所述计算引擎单元；

在第三个周期，保持所述计算引擎单元的输入激活不变，将对应的8个通道权重的次低比特单元输入至所述计算引擎单元；

在第四个周期，保持所述计算引擎单元的输入激活不变，将对应的8个通道权重的最低比特单元输入至所述计算引擎单元，完成8个通道的乘累加计算；

根据权重串行周期，所述可配移位寄存器在四个周期内分别左移0、2、4、6。

6.根据权利要求3所述一种基于混合比特位宽的稀疏卷积加速器，其特征在于，基于所述计算引擎单元构建乘累加阵列，其中：输入激活按层量化，权重数据按输入通道组量化。

7.根据权利要求6所述一种基于混合比特位宽的稀疏卷积加速器，其特征在于，还包括：增加权重标志处理异步控制数据流。

8.根据权利要求3所述一种基于混合比特位宽的稀疏卷积加速器，其特征在于，还包括。

将待乘数据以2bit单位进行划分。

9.根据权利要求8所述一种基于混合比特位宽的稀疏卷积加速器，其特征在于，还包括：在执行有符号乘法前进行符号扩展。