1.一种自动上电控制电路，包括有电压监测电路、触发电路以及开关电路，所述电压监测电路包括有第一电压监测电路和第二电压监测电路，所述开关电路包括有第一开关电路、第二开关电路、第三开关电路及第四开关电路；所述触发电路包括有第一触发电路和第二触发电路；其特征在于：第一电压监测电路包括有监测芯片U1，监测芯片U1的电压监测端SENSE通过电阻R8与开关电路的第二电源供电端连接，以及通过电阻R11与地相接；监测芯片U1的CT端通过电容C1与地相接，监测芯片U1的复位端RESET还与触发芯片U4的第一输入端连接；监测芯片U1的电源输入端VDD以及手动复位端MR均与开关电路的第三电源供电端连接，监测芯片U1的复位端RESET通过电阻R7与开关电路的第三电源供电端连接；

第一触发电路包括有触发芯片U4，触发芯片U4的第一输入端INA与处理器模块的模块掉电控制信号输出端连接，触发芯片U4的第二输入端INB与监测芯片U1的复位端RESET连接，触发芯片U4的输出端与开关电路连接，触发芯片U4的电源端VCC与开关电路的第一电源供电端连接，触发芯片U4的第一输出端OUTY与开关电路连接；

第二触发电路包括有场效应管Q6和触发芯片U3，场效应管Q6的栅极与处理器模块的载板上电信号输出端连接，场效应管Q6的漏极与触发芯片U3的时钟端CLK连接；触发芯片U3的时钟端CLK通过电阻R13、清零端CLR通过电阻R14均与第一电源连接，触发芯片U3的触发输入端D与处理器模块的载板上电信号输出端连接，触发芯片U3的触发输出端Q与开关电路连接，触发芯片U3的触发输入端D还通过电阻R16接地；

开关电路中的第一开关电路接收来自于处理器模块连接正常之后发送的模块连接信号，其场效应管Q5处于导通状态；与第一开关电路连接的第二开关电路中的场效应管Q3和场效应管Q1处于导通状态，第二电源开始通过导通后的场效应管Q1为处理器模块进行上电，并发送模块第一供电信号至第一电压监测电路和第二电压监测电路；与第一开关电路连接的第三开关电路中的场效应管Q4和场效应管Q2处于导通状态，第三电源通过导通后的场效应管Q2为处理器模块进行上电，并发送模块第二供电信号至第一电压监测电路和第二电压监测电路；若第二开关电路接收到来自于第一触发电路和第二触发电路的低电平的电源控制信号，则场效应管Q3和场效应管Q1处于截止状态，第二电源停止为处理器模块进行上电；若第三开关电路接收到来自于第一触发电路和第二触发电路的低电平的电源控制信号，则场效应管Q4和场效应管Q2处于截止状态，第三电源停止为处理器模块进行上电；

第一电压监测电路通过监测芯片U1通过其电压监测端SENSE接收来自于第二开关电路中的模块第一供电信号，以及通过手动复位端MR接收来自于第三开关电路的模块第二供电信号，在模块第一供电信号的电压处于预设阈值范围内和模块第二供电信号为高电平状态时，监测芯片U1则确认处理器模块处于正常供电状态并通过其复位端RESET输出高电平的模块供电状态指示信号至第一触发电路，在模块第一供电信号的电压小于预设阈值或模块第二供电信号为低电平状态时，监测芯片U1的复位端RESET输出低电平的模块供电状态指示信号至第一触发电路；

第二电压监测电路的监测芯片U2通过其电压监测端SENSE接收来自于第二开关电路中的模块第一供电信号，以及通过手动复位端MR接收来自于第三开关电路的模块第二供电信号，在模块第一供电信号的电压处于预设阈值范围内和模块第二供电信号为高电平状态时，监测芯片U2则确认处理器模块处于正常供电状态并通过其复位端RESET输出高电平的模块外围上电信号至处理器模块，在模块第一供电信号的电压小于预设阈值或模块第二供电信号为低电平状态时，监测芯片U2通过其复位端RESET输出低电平的模块外围上电信号至处理器模块；

第四开关电路接收到来自处理器模块的载板上电信号，若载板上电信号为高电平状态，则确认处理器模块处于正常上电状态，第四开关电路中的场效应管Q8和场效应管Q7均处于导通状态，第一电源提供第一电源供电信号并通过场效应管Q7为触发芯片U4上电；若载板上电信号为低电平状态，则确认处理器模块处于上电异常状态，第四开关电路中的场效应管Q8和场效应管Q7均处于截止状态，第一电源停止为触发芯片U4上电；

第二触发电路通过其时钟端CLK和触发输入端D接收到来自处理器模块发送的载板上电信号，若第二触发电路检测到载板上电信号为时钟稳定信号状态，则第二触发电路中的场效应管Q6处于导通状态；若第二触发电路检测到载板上电信号为时钟跳变信号状态，则第二触发电路中的场效应管Q6处于截止状态并通过触发芯片U3的触发输出端Q输出电源控制信号至第二开关电路和第三开关电路；

第一触发电路中的触发芯片U4通过其第二输入端INB接收低电平的模块供电状态指示信号或通过其第一输入端INA接收到来自于处理器模块的模块掉电控制信号时，则确认模块第一供电信号为非正常信号，触发芯片U4通过其第一输出端OUTY输出电源控制信号至第二开关电路。

2.如权利要求1所述的一种自动上电控制电路，其特征在于：

第二电压监测电路包括有监测芯片U2，监测芯片U2的电压监测端SENSE通过电阻R10与场效应管Q1的源极连接，以及通过电阻R12与地相接；监测芯片U2的CT端通过电容C2与地相接，电容C2的电容值大于电容C1的电容值；监测芯片U2的电源输入端VDD以及手动复位端MR均与场效应管Q2的源极连接，监测芯片U2的复位端RESET通过电阻R9与场效应管Q2的源极连接，监测芯片U2的复位端RESET还与处理器模块的模块外围上电信号输入端连接。

3.如权利要求2所述的一种自动上电控制电路，其特征在于，

所述第一开关电路包括有场效应管Q5，场效应管Q5的栅极与处理器模块的模块连接信号输出端连接，以及通过电阻R5与第一电源连接；场效应管Q5的漏极通过电阻R6与第一电源连接；

所述第二开关电路包括有场效应管Q3以及场效应管Q1，场效应管Q3的栅极与场效应管Q5的漏极连接，场效应管Q3的漏极通过电阻R3与场效应管Q1的栅极连接，场效应管Q3的栅极还与触发芯片U3的触发输出端Q和触发芯片U4的第一输出端OUTY连接；场效应管Q1的漏极与第二电源连接，场效应管Q1的源极与处理器模块第二电源连接端连接，还与监测芯片U1的电压监测端SENSE连接，以及与监测芯片U2的电压监测端SENSE连接；

所述第三开关电路包括有场效应管Q4以及场效应管Q2，场效应管Q4的栅极与场效应管Q5的漏极连接，场效应管Q4的漏极通过电阻R4与场效应管Q2的栅极连接，场效应管Q4的栅极还与触发芯片U3的触发输出端Q和触发芯片U4的第一输出端OUTY连接；场效应管Q2的漏极与第三电源连接，场效应管Q2的源极与处理器模块第三电源连接端连接，还与监测芯片U1的手动复位端MR连接，以及与监测芯片U2的手动复位端MR连接。

4.如权利要求1或3所述的一种自动上电控制电路，其特征在于：

第四开关电路包括有场效应管Q8和场效应管Q7，场效应管Q8的栅极与处理器模块的载板上电信号输出端连接，场效应管Q8的漏极通过电阻R18与场效应管Q7的栅极连接；场效应管Q7的栅极还通过电阻R17与第一电源连接，场效应管Q7的漏极与第一电源连接，场效应管Q7的源极与触发芯片U4的电源端VCC连接。

5.一种应用于权利要求1所述的自动上电控制电路的控制方法，其特征在于，所述控制方法包括有监控步骤以及触发步骤；

监控步骤：第一电压监测电路通过监测芯片U1的电压监测端SENSE接收来自第二电源对处理器模块供电的模块第一供电信号以及通过手动复位端MR接收来自第三电源对处理器模块供电的模块第二供电信号，在模块第一供电信号超出预设阈值范围或模块第二供电信号为低电平信号的情况下，通过监测芯片U1的复位端RESET输出低电平的模块供电状态指示信号至第一触发电路；

触发步骤：

第二触发电路中的触发芯片U3通过其时钟端CLK和触发输入端D接收到来自处理器模块发送的载板上电信号，在触发芯片U3检测到载板上电信号为时钟跳变状态的情况下，第二触发电路中的场效应管Q6处于截止状态并通过触发芯片U3的触发输出端Q输出低电平的电源控制信号至开关电路；

第一触发电路中的触发芯片U4通过其第二输入端INB接收模块供电状态指示信号以及通过其第一输入端INA接收到来自于处理器模块的模块掉电控制信号，在模块供电状态指示信号为低电平或模块掉电控制信号为低电平的情况下，触发芯片U4通过其第一输出端OUTY输出低电平的电源控制信号至开关电路；

开关电路接收低电平的电源控制信号，场效应管Q1和场效应管Q2成截止状态，第二电源以及第三电源停止为处理器模块供电。

6.如权利要求5所述的控制方法，其特征在于，监测芯片U1的复位端RESET输出低电平的模块供电状态指示信号至第一触发电路之后，还包括：第二电压监测电路的监测芯片U2通过其电压监测端SENSE接收来自于第二开关电路中的模块第一供电信号，以及通过手动复位端MR接收来自于第三开关电路的模块第二供电信号；

在模块第一供电信号的电压处于预设阈值范围内和模块第二供电信号为高电平状态时，监测芯片U2则确认处理器模块处于正常供电状态并通过其复位端RESET输出高电平的模块外围上电信号至处理器模块；

在模块第一供电信号超出预设阈值范围或模块第二供电信号为低电平信号的情况下，监测芯片U2通过其复位端RESET输出低电平的模块外围上电信号至处理器模块。

7.如权利要求6所述的控制方法，其特征在于，开关电路接收低电平的电源控制信号，场效应管Q1和场效应管Q2成截止状态，第二电源以及第三电源停止为处理器模块供电，具体包括：开关电路中的第一开关电路接收来自于处理器模块连接正常之后发送的模块连接信号，其场效应管Q5处于导通状态；

与第一开关电路连接的第二开关电路中的场效应管Q3和场效应管Q1处于导通状态，第二电源开始通过导通后的场效应管Q1为处理器模块进行上电，并发送模块第一供电信号至第一电压监测电路和第二电压监测电路；与第一开关电路连接的第三开关电路中的场效应管Q4和场效应管Q2处于导通状态，第三电源通过导通后的场效应管Q2为处理器模块进行上电，并发送模块第二供电信号至第一电压监测电路和第二电压监测电路；

若第二开关电路接收到来自于第一触发电路和第二触发电路的低电平的电源控制信号，则场效应管Q3和场效应管Q1处于截止状态，第二电源停止为处理器模块进行上电；若第三开关电路接收到来自于第一触发电路和第二触发电路的低电平的电源控制信号，则场效应管Q4和场效应管Q2处于截止状态，第三电源停止为处理器模块进行上电。

8.如权利要求7所述的控制方法，其特征在于，所述触发步骤还包括：

第四开关电路接收到来自处理器模块的载板上电信号，若载板上电信号为高电平状态，则确认处理器模块处于正常上电状态，第四开关电路中的场效应管Q8和场效应管Q7均处于导通状态，第一电源提供第一电源供电信号并通过场效应管Q7为触发芯片U4上电；

若载板上电信号为低电平状态，则确认处理器模块处于上电异常状态，第四开关电路中的场效应管Q8和场效应管Q7均处于截止状态，第一电源停止为触发芯片U4上电。