1.一种可灵活扩展的信号收发系统，其特征在于，包括有信号处理主机和信号收发机；

所述信号处理主机包括有主控处理模块、第一FPGA模块和多个第一高速数据传输接口，其中，所述主控处理模块连接所述第一FPGA模块，所述第一FPGA模块通过多个基于多吉比特收发器MGT的接口IP单元一一对应地连接所述多个第一高速数据传输接口；

所述信号收发机包括有用于完成本机信号收发前端任务的信号收发功能前端模块、第二FPGA模块和至少两个第二高速数据传输接口，其中，所述信号收发功能前端模块连接所述第二FPGA模块，所述第二FPGA模块通过至少两个基于多吉比特收发器MGT的接口IP单元一一对应地连接所述至少两个第二高速数据传输接口，所述至少两个第二高速数据传输接口包括有上行高速数据传输接口和下行高速数据传输接口，所述上行高速数据传输接口用于连接所述信号处理主机的第一高速数据传输接口或者连接与本机具有级联关系的前一个所述信号收发机的下行高速数据传输接口，所述下行高速数据传输接口用于连接与本机具有级联关系的后一个所述信号收发机的上行高速数据传输接口；

所述信号收发机的数目有若干个，并通过所述第一高速数据传输接口与所述上行高速数据传输接口的连接关系/和所述上行高速数据传输接口与所述下行高速数据传输接口的连接关系，搭建得到呈星型拓扑结构、菊花链拓扑结构、对接拓扑结构或它们的任意组合结构的所述信号收发系统。

2.如权利要求1所述的信号收发系统，其特征在于，所述接口IP单元采用由多路所述多吉比特收发器MGT组成的全双工串行链路连接对应的所述第一高速数据传输接口或所述第二高速数据传输接口。

3.如权利要求2所述的信号收发系统，其特征在于，所述全双工串行链路采用Aurora串行通信协议。

4.如权利要求1所述的信号收发系统，其特征在于，所述第一高速数据传输接口或所述第二高速数据传输接口采用Nano‑Pitch接插件。

5.如权利要求1所述的信号收发系统，其特征在于，所述信号处理主机还包括有用于为所述第一FPGA模块提供计算资源的第三FPGA模块，其中，所述第三FPGA模块连接所述第一FPGA模块；

和/或，所述信号处理主机还包括有用于为所述第一FPGA模块存放固件程序的第一闪存器FLASH/和用于为所述第一FPGA模块提供存储资源的第一动态随机存取存储器DRAM，其中，所述第一闪存器FLASH连接所述第一FPGA模块，所述第一动态随机存取存储器DRAM连接所述第一FPGA模块。

6.如权利要求1所述的信号收发系统，其特征在于，所述信号处理主机还包括有用于为所述主控处理模块提供计算资源的第四FPGA模块和/或图形处理器GPU，其中，所述第四FPGA模块连接所述主控处理模块，所述图形处理器GPU连接所述主控处理模块；

和/或，所述信号处理主机还包括有用于为所述主控处理模块提供存储资源的第二动态随机存取存储器DRAM和/或固态硬盘SSD，其中，所述第二动态随机存取存储器DRAM连接所述主控处理模块，所述固态硬盘SSD连接所述主控处理模块。

7.如权利要求1所述的信号收发系统，其特征在于，所述信号收发机还包括有用于为所述第二FPGA模块存放固件程序的第二闪存器FLASH，其中，所述第二闪存器FLASH连接所述第二FPGA模块。

8.如权利要求1所述的信号收发系统，其特征在于，所述信号处理主机按照如下方式获取在所述信号收发系统中的所有所述信号收发机的连接关系：在为每个所述信号收发机分配好唯一的设备地址后，控制每个所述信号收发机回传对应的本机设备地址，以及控制每个所述信号收发机分别通过对应的所述上行高速数据传输接口对与本机具有级联关系的前一个所述信号收发机进行设备地址查询，得到并回传对应的上行设备地址，以及控制每个所述信号收发机分别通过对应的所述下行高速数据传输接口对与本机具有级联关系的后一个所述信号收发机进行设备地址查询，得到并回传对应的下行设备地址；

根据每个所述信号收发机回传的本机设备地址、上行设备地址和下行设备地址，确定在所述信号收发系统中的所有所述信号收发机的连接关系:星型拓扑结构连接关系、菊花链拓扑结构连接关系、对接拓扑结构连接关系或它们的任意组合结构连接关系。

9.如权利要求8所述的信号收发系统，其特征在于，所述信号处理主机按照如下方式控制某个信号收发机与另一个信号收发机进行数据通信：根据在所述信号收发系统中的所有所述信号收发机的连接关系、所述某个信号收发机的设备地址和所述另一个信号收发机的设备地址，确定数据通信方向是下行方向还是上行方向；

若确定的数据通信方向是下行方向，则控制所述某个信号收发机将所述另一个信号收发机的设备地址作为目标地址，并与目标数据一起组包得到数据包，然后控制所述某个信号收发机通过对应的所述下行高速数据传输接口发送所述数据包，以便其它所述信号收发机在通过对应的所述上行高速数据传输接口收到所述数据包后，解包获取所述目标地址，并判断所述目标地址是否与本机设备地址一致，若是，则保存已解包获取的所述目标数据，否则通过对应的所述下行高速数据传输接口继续发送所述数据包；

若确定的数据通信方向是上行方向，则控制所述某个信号收发机将所述另一个信号收发机的设备地址作为目标地址，并与目标数据一起组包得到数据包，然后控制所述某个信号收发机通过对应的所述上行高速数据传输接口发送所述数据包，以便其它所述信号收发机在通过对应的所述下行高速数据传输接口收到所述数据包后，解包获取所述目标地址，并判断所述目标地址是否与本机设备地址一致，若是，则保存已解包获取的所述目标数据，否则通过对应的所述上行高速数据传输接口继续发送所述数据包；

所述信号处理主机还在通过某个所述第一高速数据传输接口收到所述数据包后，先解包获取所述目标地址，然后根据所述目标地址确定新下行方向，最后通过用于朝所述新下行方向传送数据的另一个所述第一高速数据传输接口继续发送所述数据包，以便位于所述新下行方向上的其它所述信号收发机在通过对应的所述上行高速数据传输接口收到所述数据包后，解包获取所述目标地址，并判断所述目标地址是否与本机设备地址一致，若是，则保存已解包获取的所述目标数据，否则通过对应的所述下行高速数据传输接口继续发送所述数据包。

10.如权利要求8所述的信号收发系统，其特征在于，所述信号处理主机按照如下方式控制具有点对点直连关系的某个信号收发机与另一个信号收发机进行数据通信：在所述另一个信号收发机处于所述某个信号收发机的下行方向时，控制所述某个信号收发机通过对应的所述下行高速数据传输接口直接发送目标数据，以便所述另一个信号收发机通过对应的所述上行高速数据传输接收所述目标数据；

在所述另一个信号收发机处于所述某个信号收发机的上行方向时，控制所述某个信号收发机通过对应的所述上行高速数据传输接口直接发送目标数据，以便所述另一个信号收发机通过对应的所述下行高速数据传输接收所述目标数据。