1.一种用于集成电路测试的全合成精密测量单元，其特征在于，包括：全数字DAC模块，全合成ADC模块，增益测量模块；

所述全数字DAC模块采用FPGA与低通滤波器LPF合成全数字DAC模块，FPGA向低通滤波器LPF输入不同占空比的脉冲，经由低通滤波器LPF滤波后实现低纹波的直流电压输出，实现DAC的功能，为增益测量模块提供激励；

所述全合成ADC模块，由全数字子DAC、电压比较器和SAR逻辑合成，用于采集DUT的测量信息，实现模拟信息到数字信息的转换；

增益测量模块，由模拟元件构成，包含多个增益放大器，可实现电压激励转换为电流激励以及钳位保护功能，通过FVMI和FIMV方式对DUT进行测量。

2.根据权利要求1所述的一种用于集成电路测试的全合成精密测量单元，其特征在于，全数字DAC模块基于DDR‑DDPM的方法进行合成，所述DDR‑DDPM方法将传统PWM方法的占空比交错分配，并采用双边沿D触发器实现移位寄存器，以此来将脉冲编码进行输出；对于N位的全数字DAC模块的输出表示为：其中，Di表示第i组脉冲移位寄存器的使能情况，使能则为1，不使能则为0，VDD表示FPGA管脚可输出的高电平电压值。

3.根据权利要求1所述的一种用于集成电路测试的全合成精密测量单元，其特征在于，所述全数字子DAC与全数字DAC模块结构相同；

所述电压比较器比较全数字子DAC的输出值与模拟输入值，并将比较结果以二进制编码输入SAR逻辑中；

所述SAR逻辑接收电压比较器的比较结果，并通过该结果控制全数字子DAC的输出值。

4.根据权利要求3所述的一种用于集成电路测试的全合成精密测量单元，其特征在于，所述SAR逻辑通过接收电压比较器传输的数字量按照二元搜索算法来控制全数字子DAC的输出，其中全数字子DAC的输出可表示为：其中，k∈[1,N‑1]表示全合成ADC的实时比较次数；N为全合成ADC的位数；Vk表示第k次比较时全数字子DAC模块的输出电压值，其中bk为第k次比较时，电压比较器的输出值，VDD表示FPGA管脚可输出的高电平电压值。

5.根据权利要求1所述的一种用于集成电路测试的全合成精密测量单元，其特征在于，所述低通滤波器LPF将矩形脉冲的各谐波分量滤除，保存其直流分量，实现低纹波直流电压输出功能。

6.根据权利要求1所述的一种用于集成电路测试的全合成精密测量单元，其特征在于，所述增益测量模块以所述全数字DAC模块作为激励控制通路，以所述全合成ADC模块作为精密测量回路，采用开尔文连接法，可实现加压测流FVMI和加流测压FIMV的功能。