1.一种可调试的双模抗干扰通信装置，其特征在于，包括多阵元天线阵列、射频模块、抗干扰基带处理模块和电源模块，所述射频模块分别连接所述多阵元天线阵列、抗干扰基带处理模块和电源模块，所述多阵元天线阵列用于接收频点信号，所述射频模块用于对频点信号进行放大、滤波和混频处理，所述抗干扰基带处理模块用于对频点信号进行抗干扰处理，所述电源模块用于为所述多阵元天线阵列、射频模块和抗干扰基带处理模块提供电源驱动。

2.根据权利要求1所述的可调试的双模抗干扰通信装置，其特征在于，所述多阵元天线阵列包括GPS‑L1/BD2‑B1双频点天线单元、GLONASS‑L1天线单元、四阵元BD2‑B3天线阵列、四阵元BD2‑S天线阵列、BD2‑L天线单元，所述GPS‑L1/BD2‑B1双频点天线单元、GLONASS‑L1天线单元、四阵元BD2‑B3天线阵列、四阵元BD2‑S天线阵列、BD2‑L天线单元均连接所述射频模块。

3.根据权利要求2所述的可调试的双模抗干扰通信装置，其特征在于，还包括用于连接主机的接口，所述接口采用BNC‑K型连接器。

4.根据权利要求3所述的可调试的双模抗干扰通信装置，其特征在于，所述BD2‑L天线单元对BD2‑L频点短报文信息进行发送，所述抗干扰基带处理模块对四阵元BD2‑B3天线阵列、四阵元BD2‑S天线阵列的BD2‑B3和BD2‑S频点信号进行抗干扰处理，并通过所述接口送入主机进行定位授时处理。

5.根据权利要求1所述的可调试的双模抗干扰通信装置，其特征在于，所述抗干扰基带处理模块包括FPGA处理器、电源单元、时钟单元、2个D/A转换器和8个AD采样器，所述FPGA处理器分别连接2个D/A转换器和8个AD采样器，所述电源单元分别连接所述FPGA处理器、时钟单元、2个D/A转换器和8个AD采样器，所述时钟单元分别连接所述FPGA处理器、2个D/A转换器和8个AD采样器。