1.一种无片外电容的LDO，其特征在于，包括跨导恒定电路Gmc、恒跨导误差放大器AE1、第一输出电路、误差放大器AE2、第二输出电路、带隙基准电路BGR、功率管Pn1和功率管Pn2；

所述跨导恒定电路Gmc用于产生偏置电压信号；所述跨导恒定电路Gmc分别与恒跨导误差放大器AE1、误差放大器AE2相连；

所述带隙基准电路BGR、恒跨导误差放大器AE1、第一输出电路和功率管Pn1依次连接；

所述带隙基准电路BGR、误差放大器AE2、第二输出电路和功率管Pn2依次连接；

所述带隙基准电路BGR用于产生多路独立输出，为恒跨导误差放大器AE1、误差放大器AE2提供参考电压；所述恒跨导误差放大器AE1用于产生第一输出信号，第一输出信号经过第一输出电路传输，驱动功率管Pn1；

所述误差放大器AE2用于产生第二输出信号，第二输出信号经过第二输出电路传输，驱动功率管Pn2。

2.根据权利要求1所述的一种无片外电容的LDO，其特征在于，所述带隙基准电路BGR包括电源切换Swich电路、PMOS管P26 P31、NMOS管N29 N30、电阻R3 R4、三极管PNP1和三极管~ ~ ~PNP2；所述PMOS管P26 P31的源极均与Switch的输出端相连；所述PMOS管P26 P31的栅极相~ ~

连；PMOS管P26的漏极与PMOS管P31的栅极、PNP1的发射极相连；PMOS管P27、PMOS管P31、PMOS管P32的漏极相连；所述PMOS管P31的漏极与NMOS管N29的漏极相连并与PMOS管P26 P31的栅~极相连；所述NMOS管N29的源极接地，所述NMOS管N29栅极与NMOS管N30的栅极相连；所述NMOS管N30栅漏短接并与PMOS管P32的漏极相连；所述NMOS管N30的源极接地；所述PMOS管P28的漏极与PMOS管P32的栅极、电阻R3的一端，电阻R4的一端相接；所述电阻R4的另一端接地；所述电阻R3的另一端接三极管PNP2的发射极；所述PMOS管P29的漏极与电阻R5的一端相连，所述电阻R5上产生一参考电压Vn+；所述PMOS管P30的漏极与电阻R6的一端相连，所述电阻R6上产生一参考电压Vn1+；所述PMOS管P31的漏极与电阻R7的一端相连，所述电阻R7上产生一参考电压Vrefx。

3.根据权利要求2所述的一种无片外电容的LDO，其特征在于，所述跨导恒定电路Gmc包括PMOS管P15 P19和NMOS管N16 N19；所述PMOS管P15和PMOS管P16接入输入信号Vin，所述~ ~PMOS管P15栅漏短接并与PMOS管P16的栅极、NMOS管N16的漏极相连；所述PMOS管P17的源极接入输入信号Vin，所述PMOS管P17的栅极接控制信号Pb2，所述PMOS管P17的漏极分别与PMOS管P18、PMOS管P19的源极相连；所述PMOS管P18的栅漏短接并与NMOS管N16的栅极和NMOS管N18的漏极相连；所述NMOS管N17的栅漏短接并与PMOS管P19的栅极和PMOS管P16的漏极相连；所述NMOS管N19的栅漏短接并与PMOS管P19的漏极和NMOS管N18的栅极相连；所述NMOS管N16 N19的源极均接地；所述PMOS管P16的栅极为偏置信号Pb1，所述NMOS管N18的栅~极为偏置信号Nb1。

4.根据权利要求3所述的一种无片外电容的LDO，其特征在于，所述恒跨导误差放大器AE1包括PMOS管P1 P14、NMOS管N1 N15、电阻R1和电阻R2；所述PMOS管P12和PMOS管P13的源~ ~极接PMOS管P1的漏极，所述PMOS管P12的漏极接NMOS管N2的漏极，所述PMOS管P13的漏极接NMOS管N3的漏极；所述NMOS管N12的栅极接Vn‑，所述NMOS管N13的栅极接VN+，所述NMOS管N12和NMOS管N13的源级接NMOS管N1的漏极，所述NMOS管N12的漏极接PMOS管P3的漏极，NMOS管N13的漏极接PMOS管P2的漏极；所述PMOS管P1、P2、P3、P14的源极都接输入信号Vin，栅极都接同一个偏置信号Pb1；所述NMOS管N1、N2、N3的源级均接地，栅极都接同一个偏置信号Nb1；所述NMOS管N8的栅漏短接并与NMOS管N9的栅极和PMOS管P2的漏极相连，所述PMOS管P8的栅漏短接并与PMOS管P9的栅极和N2的漏极相连，所述NMOS管N8的源极与PMOS管P8的源极相连；所述NMOS管N9的源极与PMOS管P9的源级相连，所述NMOS管N9的漏极接到PMOS管P4的漏极，所述PMOS管P9的漏极与NMOS管N5的漏极相连；所述NMOS管N10的栅漏短接并与NMOS管N11的栅极和PMOS管P3的漏极相连，所述PMOS管P10的栅漏短接并与PMOS管P11的栅极和NMOS管N3的漏极相连，所述NMOS管N10与PMOS管P10的源极相连；所述NMOS管N11的源极与PMOS管P11的源级相连，所述NMOS管N11的漏极与PMOS管P5的漏极相连，所述PMOS管P11的漏极与N4的漏极相连；所述电阻R1的一端与PMOS管P6的漏极相连，所述电阻R1的另一端与NMOS管N6的漏极相连；所述PMOS管P4、P5的源级接输入信号Vin，所述PMOS管P4的漏极与PMOS管P6的源级相连，所述PMOS管P5的漏极与PMOS管P7的源级相连，所述PMOS管P4、P5的栅极相接并与PMOS管P6的漏极连连，所述PMOS管P6、P7的栅极相接并与NMOS管N6的漏极相连；

所述NMOS管N6的源极与NMOS管N4的漏极相连，所述NMOS管N7的源极与N5的漏极相连；所述NMOS管N6、N7的栅极相连并连接到NMOS管N14的栅极，所述NMOS管N4、N5的栅极相连并连接到NMOS管N15的栅极；所述电阻R2的一端与NMOS管N14的漏极相连，所述电阻R2的另一端与PMOS管P14的漏极相连，所述NMOS管N15的源极接地，所述NMOS管N15的漏极与NMOS管N14的源极相连，所述NMOS管N14的栅极与PMOS管P14的漏极相连；所述恒跨导误差放大器AE1的输出端为NMOS管N7的漏极，输出信号为EA_O。

5.根据权利要求4所述的一种无片外电容的LDO，其特征在于，所述第一输出电路包括SUM电路、辅助运放AUX和模拟负载缓冲器Buffer1；所述SUM电路分别与恒跨导误差放大器AE1、辅助运放AUX相连，所述模拟负载缓冲器Buffer1分别与模拟负载缓冲器Buffer1、功率管Pn1相连；所述SUM电路用于将辅助运放AUX的信号和恒跨导误差放大器AE1产生的信号进行求和并输出至模拟负载缓冲器Buffer1。

6.根据权利要求5所述的一种无片外电容的LDO，其特征在于，所述辅助运放AUX包括用于感应功率管Pn1电流的Pn1_sense、运算放大器OTA、电阻RX1、电阻RX2、NMOS管N31和NMOS管N32；所述电阻Rx1的一端接Vin，所述电阻Rx1的另一端接电阻Rx2的一端，再与运算放大器OTA的反相端相连；所述Pn1_sense的漏极与Vin相接，所述Pn1_sense的栅极与功率管Pn1的栅极相接，所述Pn1_sense的漏极与电阻Rx2的另一端相连，并与NMOS管N31的漏极相连；

所述运算放大器OTA的输出端Vx接NMOS管N31的栅极并与SUM电路的负输入端相连，所述运算放大器OTA的同相输入端接入信号Vrefx；所述NMOS管N31的源极接地，所述NMOS管N32的漏极与NMOS管N31的漏极相连；所述NMOS管N32的源极接地，栅极接偏置信号Nb1；所述SUM电路的正输入端接入恒跨导误差放大器AE1的输出信号EA_0。

7.根据权利要求5所述的一种无片外电容的LDO，其特征在于，所述模拟负载缓冲器Buffer1包括NMOS管N20、三极管NPN1和电容CM；所述NMOS管N20的漏极与三极管NPN1的集电极、功率管Pn1的漏极相连并接入输入信号Vin，所述NMOS管N20的源极与NPN1的栅极相连，所述NPN1的发射极与Pn1的栅极相连，所述NMOS管N20的栅极接SUM电路的输出信号SUM_OUT；所述功率管Pn1的源极作为输出VoutA；所述电容CM跨接到NMOS管N20的栅极和功率管Pn1的输出端。

8.根据权利要求6所述的一种无片外电容的LDO，其特征在于，所述运算放大器OTA包括PMOS管P33 P35、NMOS管N33和NMOS管N34；所述PMOS管P33的源极接输入信号Vin，所述PMOS~管P33的栅极接偏置信号Pb1，所述PMOS管P33的漏极与PMOS管P34的源极、PMOS管P35的源极相接；所述PMOS管P34的栅极为反向输入端，所述PMOS管P34的漏极与NMOS管N33的漏极相接，并作为输出端Vx；所述PMOS管P35的栅极为同相输入端；所述PMOS管P35的漏极与栅漏短接的NMOS管N34相连；所述NMOS管N33和NMOS管N34的源极接地。

9.根据权利要求3所述的一种无片外电容的LDO，其特征在于，所述误差放大器AE2包括PMOS管P20 P23、NMOS管N21 N26；所述PMOS管P20、P21、P22、P23的源极接输入信号Vin；所述~ ~PMOS管P20的栅漏短接，再与PMOS管P21的栅极、NMOS管N24的漏极相连；所述PMOS管P21的漏极与NMOS管N22的漏极相接并作为输出端，输出信号为EA_1；所述PMOS管P23的栅漏短接，再与PMOS管P22的栅极、NMOS管N21的栅极相连；所述PMOS管P22的漏极与NMOS管N23的漏极相连；所述NMOS管N21的栅极与NMOS管N22的栅极相接，作为误差放大器AE2的反相输入端；所述NMOS管N21的源极与NMOS管N26的漏极、NMOS管N24的源极相接；所述NMOS管N24的栅极与NMOS管N23的栅极相接，作为误差放大器AE2的同相输入端；所述NMOS管N23的源极与NMOS管N25的漏极、NMOS管N23的源极相接；所述NMOS管N25与NMOS管N26的源极接地；所述NMOS管N25的栅极与NMOS管N26的栅极接信号Nb1。

10.根据权利要求8所述的一种无片外电容的LDO，其特征在于，所述第二输出电路包括数字负载缓冲器Buffer2；所述数字负载缓冲器Buffer2包括PMOS管P24、PMOS管P25、NMOS管N27和NMOS管N28；所述PMOS管P24的源极接输入信号Vin，所述功率管Pn2的漏极接输入信号Vin；所述PMOS管P24的栅极接入偏置信号Pb1，所述PMOS管P24的漏极与NMOS管N27漏极、功率管Pn2的栅极相连；所述NMOS管N27的源极与NMOS管N28的漏极、PMOS管P25的漏极相连；所述N27的栅极与NMOS管N28的栅极接入偏置信号Nb1；所述NMOS管N28的漏极接地；所述PMOS管P25的栅极接误差放大器AE2的输出信号EA_1；所述PMOS管P25的源极与功率管Pn2的源极相连，作为输出信号VoutD。