1.一种适用于HEVC的熵解码解码器，其特征在于，包括

语法元素状态机，其被配置为：根据当前待解码的bin对应的上下文模型索引号CtxIdx值选择对应的解码类型；

上下文选择器与上下文状态机，其被配置为：判别上一级流水线收到的使能信号建立特定的上下文索引寄存器，对应的语法元素与初始化信息一并存储在上下文模型存储器中，这也是在后续解码过程中存储上下文更新模型的地方，这一模块将准备好的使能信号、上下文模型与slice data送入状态选择器，用以选择特定的数据通路；

多路并行的去二值化解码器，其被配置为：

5路常规算术解码器，5路所述常规算术解码器连接各自不同深度和位宽的上下文建模存储缓冲器；

1路旁路解码器，根据原始算法的特性规定特定的码流输入位数，并通过其判别模块读取位流进行判别，判别模块中将原有的大小比较器替换为多路状态选择器；

1路终止解码器，根据原始算法的特性规定特定的码流输入位数，并通过其判别模块读取位流进行判别，判别模块中将原有的大小比较器替换为多路状态选择器。

2.根据权利要求1所述的适用于HEVC的熵解码解码器，其特征在于，所述解码类型包括旁路解码、终止解码和常规算术解码，所述旁路解码、终止解码和常规算术解码分别选择旁路解码器、结束符解码器、常规解码器进行解码操作。

3.根据权利要求1或2所述适用于HEVC的熵解码解码器优化方法，其特征在于，包括如下步骤：S1、比特流经过语法元素状态机，通过解析不同语法元素所需要经过的不同数据通路，输出各个解码所需的使能信号；

S2、上下文状态机通过判别步骤S1中输出的使能信号，建立特定的上下文索引寄存器，对应的语法元素与初始化信息一并存储在上下文模型存储器中，将准备好的使能信号、上下文模型存储器与slice data 送入状态选择器；

S3、状态选择器根据收到的使能信号调用5路常规算术解码器中具体的一个常规解码器，并根据不同类型的语法元素分组并行为5路，使得通过5路常规算术解码器在一个周期内输出多个bin；

S4、根据当前待解码的bin对应的上下文模型索引号CtxIdx值选择对应的解码类型S5、解码出二进制的语法元素值 binVal 后传入语法元素各自所在的解码器中进行去归一化。

4.根据权利要求3所述适用于HEVC的熵解码解码器优化方法，其特征在于，所述步骤S2中设置多个状态选择器。