1.一种SOC多时钟无毛刺切换电路，设置在SOC系统芯片上，其特征在于，所述SOC系统芯片中设置有系统寄存器、若干个时钟和时钟切换电路，所述系统寄存器中通过普通二进制编码编译有所需时钟的时钟编码；所述时钟切换电路包括第一译码器、若干时钟支路和电路时钟输出单元；

所述第一译码器用于将普通二进制编码翻译为one‑hot编码，包括输入端和输出端；所述第一译码器的输入端与系统寄存器电性连接，并接收普通二进制编码编译的时钟编码，输出端用于发送one‑hot编码编译的时钟编码，并分别与各时钟支路电性连接；

所述时钟支路的数目与时钟数目相同，包括输入选择单元(1)、同步器单元、切换器单元(4)和支路时钟输出单元(5)；所述时钟支路的输入选择单元(1)通过与门进行设置，并包括若干输入端和一个输出端，其中，所述输入选择单元(1)输入端的数目与时钟数量相同；

所述同步器单元包括第一同步器(2)和第二同步器(3)，所述第一同步器(2)和第二同步器(3)均通过上升沿D触发器进行设置，包括D端、Q端和上升沿触发端；所述第一同步器(2)的D端与输入选择单元(1)的输出端电性连接，上升沿触发端与对应的时钟电性连接，Q端与第二同步器(3)电性连接；所述第二同步器(3)的D端与第一同步器(2)的Q端电性连接，上升沿触发端与对应的时钟电性连接，Q端作为同步器单元的输出端并与切换器单元(4)电性连接；所述切换器单元(4)通过下降沿D触发器进行设置，包括D端、Q端和下降沿触发端；所述切换器单元(4)的D端与同步器单元的输出端电信连接，所述下降沿触发端与对应的时钟电性连接，Q端作为切换器单元(4)的输出端并与支路时钟输出单元(5)电性连接；所述支路时钟输出单元(5)通过与门进行设置，包括两个输入端和一个输出端，所述支路时钟输出单元(5)的输入端分别与切换器单元(4)的输出端和对应的时钟电性连接，输出端作为时钟支路的输出端，并与电路时钟输出单元电性连接；

其中，所述输入选择单元(1)的一个输入端与第一译码器的输出端电性连接，其余输入端上均设置有非门，并分别与除当前时钟支路外的切换器单元(4)输出端电性连接；

所述电路时钟输出单元通过或门进行设置，包括与时钟支路数目相同的输入端和一个输出端；所述电路时钟输出单元的输入端分别与各时钟支路的输出端电性连接，输出端作为时钟切换电路的输出端，并输出时钟电信号。

2.根据权利要求1所述的一种SOC多时钟无毛刺切换电路，其特征在于，所述系统寄存器中设置有sw_reg寄存器，所述sw_reg寄存器用于设置所需时钟的时钟编码。

3.根据权利要求1所述的一种SOC多时钟无毛刺切换电路，其特征在于，所需时钟的时钟编码还能通过one‑hot编码进行编译。

4.根据权利要求3所述的一种SOC多时钟无毛刺切换电路，其特征在于，当系统寄存器直接通过one‑hot编码编译所需时钟的时钟编码时，能将第一译码器进行撤离，并将系统寄存器直接与各时钟支路电性连接。

5.根据权利要求1所述的一种SOC多时钟无毛刺切换电路，其特征在于，还设置有时钟指示单元，所述时钟指示单元通过第二译码器进行设置，所述第二译码器用于将one‑hot编码编译为普通二进制编码，包括输入端和输出端，所述第二译码器的输入端分别与各时钟支路切换器单元(4)的输出端电性连接，所述第二译码器的输出端向外输出当前时钟所对应的普通二进制编码。

6.根据权利要求5所述的一种SOC多时钟无毛刺切换电路，其特征在于，当系统寄存器直接通过one‑hot编码编译所需时钟的时钟编码时，能将第二译码器进行撤离，并直接将各时钟支路切换器单元(4)的输出端引出，并作为时钟指示单元的输出端。