1.一种基于多通道高速SAR ADC的采样电路，其特征在于，包括第一采样开关和第二采样开关，其中，所述第一采样开关用于完成从多路中选择一路并将该路输入信号进行采样，其输入端耦接外界N路输入信号 ，其输出端耦接第二采样开关的输入端，给第二采样开关提供一路输入信号 ；

所述第二采样开关用于实现与第一采样开关同步对信号 进行采样，并将结果传输给后接的高速ADC进行转换输出，其输入端耦接第一采样开关的输出端，其输出端Vout耦接后级高速ADC电容阵列的Top端；

所述第一采样开关包括栅压自举电路和N路的栅压传递控制开关 ，其中，栅压自举电路的fo_vi端耦接栅压传递控制开关的fo_vi端，栅压自举电路的Vg端分别耦接栅压传递控制开关的Vg端和第二采样开关的Vg端；

所述栅压自举电路包括两个极性相反的控制信号clk_s与clk_s_n，6个NMOS晶体管：M202、M203、M206、M207、M208和M210，4个PMOS晶体管：M201、M204、M205和M209，一个电容C0，其中：控制信号clk_s分别耦接M201、M202、M209和M210的栅极，其为高电平时，电路进入采样状态；控制信号clk_s_n分别耦接M203、M208的栅极以及M209、M210的漏极，其为高电平时，电路进入保持状态；

M204的漏极耦接电源AVDD，其栅极耦接Vg端，其源极分别耦接电容C0的上极板、M205的源极，这种接法可使电容C0上极板电压达到一个所需的大值，而不被钳位；

fo_vi端分别与M202的源极、M203的漏极、M206的源极以及电容C0的下极板相耦接，在电路处于采样状态时，该端的电压将随栅压传递控制开关所选输入信号的电压而改变；

Vg端分别与M204、M206的栅极以及M205、M207的漏极相耦接；

M201、M209的源极以及M207的栅极均与电源AVDD相耦接；M203、M208、M210的源极均与地AGND相耦接；M201、M202、M206的漏极与M205的栅极相耦接；M207的源极与M208的漏极相耦接；

所述栅压传递控制开关 由N个栅压传递控制开关相并联构成；

所述栅压传递控制开关包括一个使能信号OE1，两个极性相反的使能信号OE2与OE2_N，

7个NMOS晶体管：M303、M304、M305、M306、M307、M308和M310，3个PMOS晶体管：M301、M302和M309，其中：使能信号OE1分别耦接M301、M302的栅极，使能信号OE2分别耦接M303、M304的栅极，它俩共同控制Vg端口信号的传递；

使能信号OE2分别耦接M309、M310的栅极，并通过由M309、M310组成的反相器产生使能信号OE2_N，且OE2_N分别耦接M309、M310的漏极；使能信号OE2_N耦接M305的栅极，控制M305的导通与关断，当其为高电平时，M305导通；

Vg端分别耦接M301的源极、M303的漏极，输入Vi端分别耦接M307的漏极、M308的源极，输出Vo端耦接M308的漏极；

fo_vi端耦接M307的源极，当M307的栅极为高电平时，fo_vi端的电压将跟随输入信号Vi电压变化；

M306的栅极、M309的源极均与电源AVDD相耦接；M305、M310的源极均与地AGND相耦接；M301的漏极耦接M302的源极，M303的源极耦接M304的漏极，M305的漏极耦接M306的源极；

M307、M308的栅极分别与M302、M306的漏极以及M304的源极相耦接。

2.根据权利要求1所述的基于多通道高速SAR ADC的采样电路，其特征在于，所述第二采样开关仅采用1个NMOS晶体管M401实现，其中，

M401的栅极耦接第二采样开关的Vg端，其源极耦接栅压传递控制开关的输出Vo端，其漏极耦接第二采样开关的Vout端，输出最终的采样信号。