1.一种射频接收机的线性化校正方法，其特征在于：包括以下步骤：

步骤一：输入双音信号frf1和frf2，设置双音信号幅值校正范围为Prf[1、2、3…N]，设置双音信号相位校正范围为Δf[1、2、3…M]；其中Δf＝f1‑f2，且起始参数为[Prfi,Δfj]；

步骤二：断开校正支路开关sw1、sw2、sw3，仅测量主路径工作时输出端的基频幅值P1st和三阶交调失真幅度P3rd；并计算得出IP3的初值结果；

步骤三：闭合校正支路开关sw1、sw2、sw3，辅助路径得以接入，此时通过控制开关K5、K6、K7、K8、K9、电阻R8、R9、R10、R11和电阻R13、R14、R15，进行线性前馈支路的幅度调节；通过控制可变电阻R18和可变电容C9，进行相位调节的校正试探；

在校正支路使能的情况下，重新测量接收机末级输出端的幅值P1st和P3rd，并得到IP3校正后结果；

步骤四：结合前面未加校正时候的IP3初值结果，对比IP3校正后结果，得到IP3前后校正提升的效果ΔIP3；

重复步骤三，直至校正效果达到期望值；并记录下在[Prfi,Δfj]输入时，得到的校正元胞信息为[Aij,φij]；

步骤五：进行不同信号功率Prfi,信号间距Δfj的新一轮的校正调节，直到所有的输入功率、基带带宽范围都得以覆盖，则校正流程结束；

得到的存储数值矩阵为[Aij]M,N和 校正数据存放于接收机后端DSP的查找表中供调用。

2.根据权利要求1所述一种射频接收机的线性化校正方法，其特征在于：所述校正支路包括用于校正三阶交调失真的交调失真校正支路和用于校正二阶互调失真的互调失真校正支路；

所述交调失真校正支路包括：二阶互调分量发生器、幅度调节器、相位调节器、放大器A2和基带乘法器；

所述互调失真校正支路包括：二阶互调分量发生器、幅度调节器、相位调节器。

3.一种射频接收机的线性化校正装置，其特征在于：用于实现权利要求1或2中任意一项所述方法的装置，包括用于接收并放大信号的主路径和用于校正信号的交调失真校正支路；

主路径包括依次耦合的输入端、射频接收机、有源合路器和输出端；

交调失真校正支路包括依次耦合的二阶互调分量发生器、幅度调节器、相位调节器、放大器A2和基带乘法器；

所述输入端包括端口Vin+和Vin‑；所述输出端包括端口Vout+和Vout‑；

所述射频接收机第一输入端耦合于端口Vin+，射频接收机第二输入端耦合于端口Vin‑；

所述有源合路器第一输入端耦合于射频接收机第一输出端Vout1，有源合路器第二输入端耦合于射频接收机第二输出端Vout2；所述有源合路器第一输出端构成端口Vout+，有源合路器第二输出端构成端口Vout‑；

所述二阶互调分量发生器第一输入端通过开关K1耦合端口Vin+；二阶互调分量发生器第二输入端通过开关K2耦合端口Vin‑；

所述二阶互调分量发生器第一输出端耦合于幅度调节器第一输入端，二阶互调分量发生器第二输出端耦合于幅度调节器第二输入端；

所述幅度调节器第一输出端耦合于相位调节器第一输入端，所述幅度调节器第二输出端耦合于相位调节器第二输入端；

所述相位调节器第一输出端耦合于基带乘法器第一输入端，相位调节器第二输出端耦合于基带乘法器第二输入端；

所述放大器A2正向输入端Vin1耦合于射频接收机第一输出端Vout1，放大器A2反向输入端Vin2耦合于射频接收机第二输出端Vout2，放大器A2正相输出端Vout3耦合于基带乘法器第三输入端，放大器A2反相输出端Vout4耦合于基带乘法器第四输入端；

所述基带乘法器第一输出端通过开关K3与有源合路器第三输入端耦合，基带乘法器第二输出端通过开关K4与有源合路器第四输入端耦合；

输入差分射频信号由端口Vin+和Vin‑输入，分别经过主路径和校正支路的放大处理，在Vout+和Vout‑端口得到差分线性基带信号输出；

输入差分射频信号，在校正支路中，由二阶互调分量发生器将输入射频信号转化为二阶互调产物，并通过幅度调节器进行幅度的调理，以及通过相位调节器进行相位的调理，调理过后的信号与通过放大器A2的主路径射频接收机输出的差分线性基带信号做乘法运算，再与射频接收机输出的差分线性基带信号经过有源合路器的叠加得到输出信号，经过有源合路器后三阶失真分量抵消，最终使得输出信号仅包含线性基频项。

4.根据权利要求3所述一种射频接收机的线性化校正装置，其特征在于：所述有源合路器包括电阻R23、电阻R24、电阻R25、电阻R26、电阻R27、电阻R28、放大器A1；

所述电阻R23一端与放大器A1正向输入端Vin3连接，另一端构成有源合路器第一输入端，所述电阻R25一端与放大器A1负向输入端Vin4连接，另一端构成有源合路器第二输入端；

所述电阻R26一端与放大器A1负向输入端Vin4连接，另一端构成有源合路器第三输入端，所述电阻R24一端与放大器A1正向输入端Vin3连接，另一端构成有源合路器第四输入端；

所述电阻R27一端与放大器A1正向输入端Vin3连接，另一端与放大器A1负向输出端Vout5连接，所述电阻R28一端与放大器A1负向输入端Vin4连接，另一端与放大器A1正向输出端Vout6连接；

放大器A1负向输出端Vout5构成有源合路器第一输出端，放大器A1正向输出端Vout6构成有源合路器第二输出端。

5.根据权利要求3所述一种射频接收机的线性化校正装置，其特征在于：所述二阶互调分量发生器包括：NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5和电阻R6；

二阶互调分量发生器的第一输入端通过电容C1与二阶互调分量发生器的NMOS管M3的栅端和电阻R1的一端连接，二阶互调分量发生器的第二输入端通过电容C2与二阶互调分量发生器的NMOS管M2的栅端和电阻R2的一端连接；

NMOS管M1的源端与NMOS管M2的漏端和NMOS管M3的漏端连接，NMOS管M1的漏端通过电容C5与NMOS管M4的栅端连接，且NMOS管M1的漏端通过并联的电阻R3和电容C3并与电源电压Vdd连接，NMOS管的栅端与偏置电压Vb2连接，NMOS管M2的源端和NMOS管M3的源端接地；

NMOS管M4的漏端通过并联的电阻R5和电容C4并与电源电压Vdd连接，且NMOS管M4的漏端通过电容C7构成二阶互调分量发生器第一输出端；NMOS管M4的源端通过并联的电阻R6和电容C6并接地，且NMOS管M4的源端构成二阶互调分量发生器第二输出端；NMOS管M4的栅端与电容C5的一端和电阻R4的一端连接，电阻R4的另一端与偏置电压Vb3连接；

电阻R1和电阻R2的另一端与偏置电压Vb1连接。

6.根据权利要求3所述一种射频接收机的线性化校正装置，其特征在于：所述幅度调节器包括：NMOS管M5、NMOS管M6、NMOS管M13、NMOS管M14、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R9a、电阻R11a、电容C8、开关K5、开关K6、开关K7、开关K8、开关K9；

幅度调节器的第一输入端NMOS管M5的栅端连接，幅度调节器的第二输入端通过电容C8与NMOS管M6的栅端连接；

NMOS管M5的栅端与电容C7的一端和电阻R7的一端连接，电阻R7的另一端与偏置电压Vb4连接；

NMOS管M5的漏端依次通过电阻R9a、电阻R9和电阻R8与电源电压Vdd连接，NMOS管M5的源端与NMOS管M13的漏端连接，NMOS管M13的源端接地；

串联的开关K7和电阻R13，与串联的开关K8和电阻R14，以及串联的开关K9和电阻R15并联；

NMOS管M13的漏端与开关K7、开关K8和开关K9的一端连接，NMOS管M14的漏端与电阻R13、电阻R14和电阻R15的一端连接，NMOS管M14的源端接地，NMOS管M6的源端与NMOS管M14的漏端连接，NMOS管M13的栅端和NMOS管M14的栅端与偏置电压Vb0连接；

NMOS管M6的栅端与电容C8的一端和电阻R12的一端连接，电阻R12的另一端与偏置电压Vb5连接；

NMOS管M6的漏端依次通过电阻R11a、电阻R11和电阻R10与电源电压Vbb连接，开关K5的一端与电阻R8和电阻R9的一端连接，开关K5的另一端与电阻R10和电阻R11的一端连接；

开关K6的一端与电阻R9和电阻R9a的一端连接，开关K6的另一端与电阻R11和电阻R11a的一端连接；

电阻R11和电阻R11a的一端构成幅度调节器第一输出端，电阻R9和电阻R9a的一端构成幅度调节器第二输出端。

7.根据权利要求3所述一种射频接收机的线性化校正装置，其特征在于：所述相位调节器包括：电阻R16、电阻R17、电阻R18、电容C9；

串联的电阻R16和电阻R17，与串联的电阻R18和电容C9并联；

电阻R16和电阻R18的一端构成相位调节器第一输入端，电阻R17和电容C9的一端构成相位调节器第二输入端；

电阻R18和电容C9的一端通过电容C11与电阻R20的一端连接后，构成相位调节器第一输出端；

电阻R16和电阻R17的一端通过电容C10与电阻R19的一端连接后，构成相位调节器第二输出端；

电阻R19的另一端和电阻R20的另一端与偏置电压Vb6连接。

8.根据权利要求3所述一种射频接收机的线性化校正装置，其特征在于：所述基带乘法器包括：NMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11、NMOS管M12、NMOS管M15、NMOS管M16、电阻R19、电阻R20、电阻R21、电阻R22；

NMOS管M9的栅端和NMOS管M10的栅端连接后构成基带乘法器第一输入端；

NMOS管M8的栅端和NMOS管M11的栅端连接后构成基带乘法器第二输入端；

NMOS管M9的漏端与NMOS管M11的漏端连接通过电阻R22与电源电压Vbb连接，NMOS管M8的漏端与NMOS管M10的漏端连接通过电阻R21与电源电压Vbb连接，NMOS管M7的漏端与电源电压Vbb连接；

NMOS管M9的漏端与NMOS管M11的漏端连接后构成基带乘法器第一输出端；

NMOS管M8的漏端与NMOS管M10的漏端连接后构成基带乘法器第二输出端；

NMOS管M7的栅端与放大器A2的正相输出端Vout3连接，NMOS管M12的漏端与电源电压Vbb连接，NMOS管M12的栅端与放大器A2的反相输出端Vout4连接；

NMOS管M7的源端、NMOS管M8的源端和NMOS管M9的源端与NMOS管M15的漏端连接；

NMOS管M10的源端、NMOS管M11的源端和NMOS管M12的源端与NMOS管M16的漏端连接；

NMOS管M15的源端接地，NMOS管M16的源端接地，NMOS管M15的栅端和NMOS管M16的栅端与偏置电压Vb0连接。