1.一种基于动态比较器和动态误差补偿的电流频率转换电路，其特征在于：包含积分电路(1)、动态比较器(2)、SR锁存器(3)、时钟源(6)，积分电路(1)的输入端作为电流频率转换电路的输入端，积分电路(1)的输出端连接动态比较器(2)的输入端，动态比较器(2)的输出端取反连接SR锁存器(3)的输入端，SR锁存器(3)的输出端反馈接入积分电路(1)，并且SR锁存器(3)的输出端作为电流频率转换电路的输出端；电流信号接入积分电路(1)的输入端，经积分电路(1)将电流信号转换为电压信号，并将电压信号输出给动态比较器(2)的输入端，动态比较器(2)在时钟源(6)的时钟周期控制下用于将电压信号与阈值电压Vref进行比较，并将当前时钟周期的比较结果输出给SR锁存器(3)，SR锁存器(3)输出当前时钟周期电流信号对应的脉冲信号并将输出的脉冲信号反馈给积分电路(1)。

2.根据权利要求1所述的一种基于动态比较器和动态误差补偿的电流频率转换电路，其特征在于：还包括采样保持电路(4)，采样保持电路(4)的输入端与所述积分电路(1)的输出端连接，采样保持电路(4)的输出端接入所述动态比较器(2)，采样保持电路(4)在SR锁存器(3)输出的脉冲信号控制下用于对当前时钟周期积分电路(1)输出的电压信号进行采样保持，并且将上一时钟周期的采样保持信号输入所述动态比较器(2)的当前时钟周期中。

3.根据权利要求2所述的一种基于动态比较器和动态误差补偿的电流频率转换电路，其特征在于：所述采样保持电路(4)包括第十四晶体管Q14、第十五晶体管Q15、第十六晶体管Q16、第十七晶体管Q17、第十八晶体管Q18、第十九晶体管Q19、第二电容C2、第三电容C3；

所述积分电路(1)的输出端分别连接第十四晶体管Q14的源极、第十七晶体管Q17的源极，第十四晶体管Q14的漏极分别连接第十五晶体管Q15的源极、第十六晶体管Q16的漏极、第二电容C2的一端，第二电容C2的另一端与第十六晶体管Q16的源极接阈值电压Vref，第十七晶体管Q17的漏极分别连接第十八晶体管Q18的源极、第十九晶体管Q19的漏极、第三电容C3的一端，第十九晶体管Q19的源极与第三电容C3的另一端接阈值电压Vref，第十八晶体管Q18的漏极与第十五晶体管Q15的漏极连接，且该连接节点为采样保持电路(4)的输出端；

其中第十四晶体管Q14、第十五晶体管Q15、第十六晶体管Q16、第十七晶体管Q17、第十八晶体管Q18、第十九晶体管Q19为N型MOS晶体管。

4.根据权利要求3所述的一种基于动态比较器和动态误差补偿的电流频率转换电路，其特征在于：所述采样保持电路(4)在SR锁存器(3)输出的脉冲信号控制过程如下：

SR锁存器(3)输出的脉冲信号F经二分频电路得到逻辑信号A，逻辑信号A取反得到逻辑信号B，脉冲信号F与逻辑信号A通过与门电路控制第十六晶体管Q16的开合，脉冲信号F与逻辑信号B通过与门电路控制第十九晶体管Q19的开合，脉冲信号F取反与逻辑信号A通过与门电路控制第十四晶体管Q14、第十八晶体管Q18的开合，脉冲信号F取反与逻辑信号B通过与门电路控制第十五晶体管Q15、第十七晶体管Q17的开合；

当F为高电平，A为高电平时，第十六晶体管Q16闭合；当F为低电平，A为高电平时，第十四晶体管Q14和第十八晶体管Q18闭合，第二电容C2开始对当前时钟周期的积分电路(1)输出信号进行采样保持，第三电容C3释放上一时钟周期的采样保持信号，采样保持电路(4)输出上一时钟周期的采样保持信号，在脉冲信号F的一个时钟周期内完成一次采样保持；当F为高电平，B为高电平时，第十九晶体管Q19闭合；当F为低电平，B为高电平时，第十五晶体管Q15和第十七晶体管Q17闭合，第三电容C3开始对当前时钟周期的积分电路(1)输出信号进行采样保持，第二电容C2释放上一时钟周期的采样保持信号，采样保持电路(4)输出上一时钟周期的采样信号，在脉冲信号F的一个时钟周期内完成采样保持。

5.根据权利要求1所述的一种基于动态比较器和动态误差补偿的电流频率转换电路，其特征在于：所述积分电路(1)包括运算放大器、第一开关S1、第一电容C1，电流信号分别与运算放大器的反相输入端、第一电容C1的一端、第一开关S1的一端连接，运算放大器的同相输入端连接预设共模电压Vcm，第一电容C1的另一端、第一开关S1的另一端与运算放大器的输出端连接，运算放大器的输出端为积分电路(1)的输出端；所述SR锁存器(3)输出的脉冲信号反馈给积分电路(1)的第一开关S1，控制第一开关S1的闭合与断开。

6.根据权利要求2所述的一种基于动态比较器和动态误差补偿的电流频率转换电路，其特征在于：所述动态比较器(2)为四输入动态比较器(2)，包括第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4、第五晶体管Q5、第六晶体管Q6、第七晶体管Q7、第八晶体管Q8、第九晶体管Q9、第十晶体管Q10、第十一晶体管Q11、第十二晶体管Q12、第十三晶体管Q13；

第九晶体管Q9的栅极为动态比较器(2)的第一输入端1+连接积分电路(1)的输出端，第十晶体Q10的栅极为动态比较器(2)的第二输入端2+连接阈值电压Vref，第九晶体管Q9的漏极和第十晶体管Q10的漏极相连，且该连接节点分别与第一晶体管Q1的漏极、第七晶体管Q7的源极相连，第十一晶体管Q11的栅极为动态比较器(2)的第三输入端2‑连接采样保持电路(4)的输出端，第十二晶体管Q12的栅极为动态比较器(2)的第四输入端1‑连接阈值电压Vref，第十一晶体管Q11的漏极和第十二晶体管Q12的漏极相连，且该连接节点分别与第六晶体管Q6的漏极、第八晶体管Q8的源极相连，第九晶体管Q9、第十晶体管Q10、第十一晶体管Q11、第十二晶体管Q12的源极均与第十三晶体管Q13的漏极连接，第一晶体管的栅极Q1与第二晶体管Q2的栅极相连，第五晶体管Q5的栅极与第六晶体管Q6的栅极相连，第三晶体管Q3的栅极和漏极分别与第七晶体管Q7的栅极和漏极相连，第四晶体管Q4的栅极和漏极分别与第八晶体管Q8的栅极和漏极相连，第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4、第五晶体管Q5、第六晶体管Q6的源极连接动态比较器(2)的工作电压，时钟源(6)信号分别连接第十三晶体管Q13的栅极、第一晶体管Q1的栅极与第二晶体管Q2的栅极的连接节点、第五晶体管Q5的栅极与第六晶体管Q6的栅极的连接节点，第三晶体管Q3的栅极与第七晶体管Q7的栅极的连接节点、第四晶体管Q4的漏极与第八晶体管Q8的漏极的连接节点、以及第五晶体管Q5的漏极相连，且该连接节点为动态比较器(2)的第一输出端P+接入SR锁存器(3)的S端，第四晶体管Q4的栅极与第八晶体管Q8的栅极的连接节点、第三晶体管Q3的漏极与第七晶体管Q7的漏极的连接节点、以及第二晶体管Q2的漏极相连，且该连接节点为动态比较器(2)的第二输出端P‑接入SR锁存器(3)的R端；

其中第一晶体管Q1，第二晶体管Q2，第三晶体管Q3，第四晶体管Q4，第五晶体管Q5和第六晶体管Q6为P型MOS晶体管；第七晶体管Q7，第八晶体管Q8，第九晶体管Q9，第十晶体管Q10，第十一晶体管Q11，第十二晶体管Q12和第十三晶体管Q13为N型MOS晶体管。

7.根据权利要求6所述的一种基于动态比较器和动态误差补偿的电流频率转换电路，其特征在于：所述动态比较器(2)的第二输入端2+连接的阈值电压Vref，通过采样电路后接入动态比较器(2)的第二输入端2+，该采样电路与所述采样保持电路(4)结构相同，该采样电路输入端连接阈值电压Vref，该采样电路输出端连接所述动态比较器(2)的第二输入端2+。