1.一种用于电源管理芯片的电感电流检测电路，其特征在于，包括：偏置电路（1）、预放大级电路（2）、第二放大级电路（3）、第三放大级电路（4）及输出级电路（5），其中，所述偏置电路（1）的信号输出端连接所述预放大级电路（2）及所述第二放大级电路（3）的信号输入端，所述预放大级电路（2）的输出端连接所述第二放大级电路（3）的信号输入端，所述第二放大级电路（3）的信号输出端连接所述第三放大级电路（4）的信号输入端，所述第三放大级电路（4）的信号输出端连接所述预放大级电路（2）及所述输出级电路（5）的信号输入端，所述偏置电路（1）为所述预放大级电路（2）及所述第二放大级电路（3）提供偏置信号，所述预放大级电路（2）采样流过外部电感电流信号并为所述第二放大级电路（3）提供预放大信号，所述第二放大级电路（3）对预放大信号进一步放大并为所述第三放大级电路（4）提供双端到单端转换的信号，所述第三放大级电路（4）与所述预放大级电路（2）、所述第二放大级电路（3）构成负反馈系统且采样外部电感电流信号，从而在所述输出级电路（5）的输出端产生用于电源管理芯片的电感电流的检测信号；

所述偏置电路（1）包括：电流源I1、电阻R6、NMOS管M6以及NMOS管M7，其中电流源I1的一端与输入端IREF相连，电流源I2的另一端分别与NMOS管M6的栅极、NMOS管M8的栅极、NMOS管M10的栅极、NMOS管M12的栅极、NMOS管M14的栅极、NMOS管M16的栅极、NMOS管M20的栅极、NMOS管M21的栅极、NMOS管M25的栅极以及电阻R6的一端相连，电阻R6的另一端分别与NMOS管M6的漏极、NMOS管M7的栅极、NMOS管M9的栅极、NMOS管M11的栅极、NMOS管M13的栅极、NMOS管M15的栅极、NMOS管M17的栅极以及NMOS管M26的栅极相连，NMOS管M6的源极与NMOS管M7的漏极相连，NMOS管M7的源极与外部地GND相连；

所述预放大级电路（2）包括：NPN三极管Q1、NPN三极管Q2、NPN三极管Q3、NPN三极管Q4、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11、NMOS管M12以及NMOS管M13，其中电阻R2的一端分别与NMOS管M27的漏极以及输入端INN相连，电阻R2的另一端分别与NMOS管M33的漏极以及NPN三极管Q1的基极相连，NPN三极管Q1的集电极分别与电阻R3的一端、电阻R4的一端、NPN三极管Q2的集电极、PMOS管M5的源极、PMOS管M3的源极、PMOS管M4的源极、PMOS管M24的源极以及高电源VDDH相连，NPN三极管Q1的发射极分别与NPN三极管Q3的基极以及NMOS管M8的漏极相连，NMOS管M8的源极与NMOS管M9的漏极相连，NMOS管M9的源极分别与NMOS管M11的源极、NMOS管M13的源极以及外部地GND相连，电阻R3的另一端分别与NMOS管M1的栅极以及NPN三极管Q3的集电极相连，电阻R4的另一端分别与NMOS管M2的栅极以及NPN三极管Q4的集电极相连，NPN三极管Q4的发射极分别与NPN三极管Q3的发射极以及电阻R5的一端相连，电阻R5的另一端与NMOS管M10的漏极相连，NMOS管M10的源极与NMOS管M11的漏极相连，电阻R1的一端分别与NMOS管M28的漏极以及输入端INP相连，电阻R1的另一端分别与NMOS管M32的漏极以及NPN三极管Q2的基极相连，NPN三极管Q2的发射极分别与NPN三极管Q4的基极以及NMOS管M12的漏极相连，NMOS管M12的源极与NMOS管M13的漏极相连；

所述第二放大级电路（3）包括：NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、NMOS管M14、NMOS管M15、NMOS管M16、NMOS管M17、PMOS管M18、PMOS管M19、NMOS管M20、NMOS管M21、NMOS管M22、NMOS管M23、PMOS管M24、NMOS管M25、NMOS管M26、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、传输门T1、传输门T2、传输门T3以及传输门T4组成，其中PMOS管M5的栅极分别与PMOS管M3的栅极、PMOS管M4的栅极、PMOS管M5的漏极以及电阻R7的一端相连，电阻R7的另一端与NMOS管M14的漏极相连，NMOS管M14的源极与NMOS管M15的漏极相连，NMOS管M15的源极分别与NMOS管M17的源极、NMOS管M22的源极、NMOS管M23的源极、NMOS管M26的源极以及外部地GND相连，PMOS管M3的漏极分别与PMOS管M19的源极以及NMOS管M1的漏极相连，PMOS管M4的漏极分别与PMOS管M18的源极以及NMOS管M2的漏极相连，NMOS管M2的源极分别与NMOS管M1的源极以及电阻R8的一端相连，电阻R8的另一端与NMOS管M16的漏极相连，NMOS管M16的源极与NMOS管M17的漏极相连，PMOS管M18的漏极与电阻R9的一端相连，电阻R9的另一端分别与传输门T4的输入端以及电阻R10的一端相连，电阻R10的另一端分别与传输门T1的输出端以及NMOS管M20的漏极相连，NMOS管M20的源极与NMOS管M22的漏极相连，PMOS管M19的漏极与电阻R11的一端相连，电阻R11的另一端分别与传输门T3的输入端以及电阻R12的一端相连，电阻R12的另一端分别与NMOS管M21的漏极以及传输门T2的输出端相连，NMOS管M21的源极与NMOS管M23的漏极相连，NMOS管M23的栅极分别与NMOS管M22的栅极、传输门T1的输入端以及传输门T2的输入端相连，传输门T1的一控制端与信号端CH相连，传输门T1的另一控制端与信号端CHF相连，传输门T2的一控制端与信号端CHF相连，传输门T2的另一控制端与信号端CH相连，PMOS管M24的栅极分别与PMOS管M18的栅极、PMOS管M19的栅极、PMOS管M24的漏极以及电阻R13的一端相连，电阻R13的另一端与NMOS管M25的漏极相连，NMOS管M25的源极与NMOS管M26的漏极相连，传输门T3的一控制端与信号端CH相连，传输门T3的另一控制端分别与传输门T4的一控制端以及信号端CHF相连，传输门T4的另一控制端与信号端CH相连，传输门T3的输出端分别与传输门T4的输出端、NMOS管M29的栅极、NMOS管M34的栅极以及NMOS管M37的栅极相连；

所述第三放大级电路（4）包括：NMOS管M27、NMOS管M28、NMOS管M29、NMOS管M30、NMOS管M31、NMOS管M32、NMOS管M33、NMOS管M34、NMOS管M35、NMOS管M36、电阻R14、电阻R15、电阻R16以及电阻R17，其中NMOS管M27的栅极与信号端CH相连，NMOS管M28的栅极与信号端CHF相连，NMOS管M28的源极分别与NMOS管M27的源极以及电阻R14的一端相连，电阻R14的另一端与NMOS管M29的漏极相连，NMOS管M29的源极与电阻R15的一端相连，电阻R15的另一端与NMOS管M30的漏极相连，NMOS管M30的源极与NMOS管M31的漏极相连，NMOS管M31的源极分别与NMOS管M36的源极以及外部地GND相连，NMOS管M32的栅极与信号端CH相连，NMOS管M33的栅极与信号端CHF相连，NMOS管M33的源极分别与NMOS管M32的源极以及电阻R16的一端相连，电阻R16的另一端与NMOS管M34的漏极相连，NMOS管M34的源极与电阻R17的一端相连，电阻R17的另一端分别与NMOS管M31的栅极、NMOS管M36的栅极、NMOS管M39的栅极、NMOS管M46的栅极以及NMOS管M35的漏极相连，NMOS管M35的源极与NMOS管M36的漏极相连；

所述输出级电路（5）包括：NMOS管M37、NMOS管M38、NMOS管M39、PMOS管M40、PMOS管M41、PMOS管M42、PMOS管M43、PMOS管M44、NMOS管M45、NMOS管M46、电阻R18、电阻R19、电阻R20、电阻R21以及电阻R22，其中PMOS管M40的源极分别与PMOS管M41的源极、PMOS管M44的源极以及低电源VDDL相连，PMOS管M40的漏极与PMOS管M42的源极相连，PMOS管M42的漏极分别与PMOS管M40的栅极、PMOS管M41的栅极以及电阻R18的一端相连，电阻R18的另一端与NMOS管M37的漏极相连，NMOS管M37的源极与电阻R19的一端相连，电阻R19的另一端与NMOS管M38的漏极相连，NMOS管M38的源极与NMOS管M39的漏极相连，PMOS管M41的漏极与PMOS管M43的源极相连，PMOS管M43的漏极与电阻R20的一端相连，电阻R20的另一端分别与电阻R21的一端以及输出端VOUT相连，电阻R21的另一端分别与NMOS管M39的源极、NMOS管M46的源极以及外部地GND相连，PMOS管M44的漏极分别与PMOS管M44的栅极、PMOS管M42的栅极、PMOS管M43的栅极以及电阻R22的一端相连，电阻R22的另一端分别与NMOS管M30的栅极、NMOS管M35的栅极、NMOS管M38的栅极、NMOS管M45的栅极以及NMOS管M45的漏极相连，NMOS管M45的源极与NMOS管M46的漏极相连。

2.根据权利要求1所述的一种用于电源管理芯片的电感电流检测电路，其特征在于，所述预放大级电路（2）中，电阻R1与电阻R2完全一样，NPN三极管Q1与NPN三极管Q3、NPN三极管Q2与NPN三极管Q4分别构成所述预放大级电路的达林顿输入管，减少所述预放大级电路（2）的输入失调电压，电阻R3与电阻R4作为所述预放大级电路（2）的负载，确保NPN三极管Q3与NPN三极管Q4的工作状态，电阻R5使得NPN三极管Q3与NPN三极管Q4均工作在放大区。

3.根据权利要求1所述的一种用于电源管理芯片的电感电流检测电路，其特征在于，所述第二放大级电路（3）中，NMOS管M1与NMOS管M2为所述第二放大级电路（3）的输入对管，接收所述预放大级电路（2）的输出信号，NMOS管M14、NMOS管M15、电阻R7及PMOS管M5构成偏置电路并为PMOS管M3及PMOS管M4提供偏置信号，PMOS管M24、NMOS管M25、NMOS管M26及电阻R13构成偏置电路并为PMOS管M18及PMOS管M19提供偏置信号；信号端CHF的信号是信号端CH的反信号，信号端CH的信号由外部电感电流的方向决定是高电压还是低电压，工作时传输门T1与传输门T2仅一个传输门开启，且传输门T1与传输门T3同时开启，传输门T2与传输门T4同时开启，使得所述第二放大级电路（3）实现双端输入单端输出。

4.根据权利要求1所述的一种用于电源管理芯片的电感电流检测电路，其特征在于，所述第三放大级电路（4）中，NMOS管M27、NMOS管M28、NMOS管M32与NMOS管M33是完全一样的开关管，电阻R14与电阻R16完全一样，NMOS管M29与NMOS管M34完全一样，电阻R15与电阻R17完全一样，NMOS管M30与NMOS管M35完全一样，NMOS管M31与NMOS管M36完全一样，从而流过NMOS管M29支路的电流与流过NMOS管M34支路的电流相等；同时，通过信号端CH与信号端CHF，使得所述预放大级电路（2）、所述第二放大级电路（3）以及所述第三放大级电路（4）在不同外部电感电流的方向均构成负反馈系统，促使系统稳定且确保所述预放大级电路（2）的NPN三极管Q1与NPN三极管Q2具有相同的基极电压，NMOS管M34的漏极电流I34为 其中，IL为流过外部电感L的电流，Rsen为外部采样电阻RS的阻值，R1为电阻R1的阻值。

5.根据权利要求1所述的一种用于电源管理芯片的电感电流检测电路，其特征在于，所述输出级电路（5）中，NMOS管M37的宽长比是NMOS管M34的K1倍，NMOS管M38的宽长比是NMOS管M35的K1倍，NMOS管M39的宽长比是NMOS管M36的K1倍，PMOS管M41的宽长比是PMOS管M40的K2倍，PMOS管M43的宽长比是PMOS管M42的K2倍，则电路输出端VOUT的电压

，其中IL为流过外部电感L的电流，Rsen为外部采样电阻RS的阻

值，R1为电阻R1的阻值，R21为电阻R21的阻值，通过改变电阻R21与电阻R1的阻值比值来调节电流检测比例，从而获得用于电源管理芯片的电感电流的检测信号。