1.一种用于DC‑DC开关电源芯片的高PSRR带隙电压源电路，其特征在于，包括：电压预调整器(1)及带隙基准核心电路(2)，其中，所述电压预调整器(1)的信号输出端接所述带隙基准核心电路(2)的信号输入端，所述带隙基准核心电路(2)的信号输出端接所述电压预调整器(1)的信号输入端，所述带隙基准核心电路(2)主要通过NPN三极管Q8基极‑发射极与NPN三极管Q6基极‑发射极的嵌位产生的电流、NPN三极管Q11构成反偏二极管的反向饱和电流以及NPN三极管Q6基极‑发射极电压VBE6来产生低温漂系数的带隙基准参考电压，所述电压预调整器(1)主要通过PMOS管M9与PMOS管M10对所述带隙基准核心电路(2)提供工作电源电压，从而获得高电源抑制比PSRR低温漂系数的带隙基准参考电压。

2.根据权利要求1所述的一种用于DC‑DC开关电源芯片的高PSRR带隙电压源电路，其特征在于，所述电压预调整器(1)包括：PMOS管Ms1、PMOS管Ms2、PMOS管Ms3、PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、NMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10、PMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14、电阻Rs1、电阻R1、电阻R2、NPN三极管Q1以及NPN三极管Q2，其中PMOS管Ms2的源极分别与PMOS管Ms1的源极、PMOS管Ms3的源极、PMOS管M1的源极、PMOS管M3的源极、PMOS管M7的源极、PMOS管M9的源极以及外部输入端INPUT相连，PMOS管Ms2的栅极分别与PMOS管Ms2的漏极、电阻Rs1的一端、PMOS管Ms1的漏极以及PMOS管Ms3的栅极相连，PMOS管M1的漏极与PMOS管M2的源极相连，PMOS管M2的漏极分别与PMOS管Ms1的栅极、PMOS管M1的栅极、PMOS管M3的栅极、PMOS管M7的栅极、PMOS管M9的栅极以及电阻R1的一端相连，电阻R1的另一端分别与PMOS管M2的栅极、PMOS管M4的栅极、PMOS管M8的栅极、PMOS管M10的栅极以及NMOS管M5的漏极相连，NMOS管M5的源极与NPN三极管Q1的集电极相连，NPN三极管Q1的发射极与电阻R2的一端相连，电阻R2的另一端分别与电阻Rs1的另一端、NPN三极管Q2的发射极、NMOS管M13的源极、NMOS管M12的源极、NMOS管M14的源极以及外部地GND相连，PMOS管M3的漏极与PMOS管M4的源极相连，PMOS管M4的漏极分别与PMOS管Ms3的漏极、NMOS管M5的栅极、NMOS管M6的栅极以及NMOS管M6的漏极相连，NMOS管M5的源极分别与NPN三极管Q1的基极、NPN三极管Q2的基极以及NPN三极管Q2的集电极相连，PMOS管M7的漏极与PMOS管M8的源极相连，PMOS管M8的漏极分别与NMOS管M13的漏极、NMOS管M13的栅极以及NMOS管M14的栅极相连，PMOS管M9的漏极与PMOS管M10的源极相连，PMOS管M10的漏极分别与PMOS管M25的源极、PMOS管M24的源极、PMOS管M21的源极、PMOS管M20的源极、PMOS管M18的源极、PMOS管M16的源极、NMOS管M15的漏极、电阻R3的一端、NMOS管M12的漏极以及PMOS管M11的源极相连，PMOS管M11的漏极分别与NMOS管M12的栅极以及NMOS管M14的漏极相连。

3.根据权利要求2所述的一种用于DC‑DC开关电源芯片的高PSRR带隙电压源电路，其特征在于，所述电压预调整器(1)中，PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、NMOS管M5、NMOS管M6、NPN三极管Q1、NPN三极管Q2、电阻R1及电阻R2构成所述电压预调整器(1)的偏置电路，PMOS管Ms1、PMOS管Ms2、PMOS管Ms3及电阻Rs1构成偏置电路的启动电路，PMOS管M9和PMOS管M10构成共源共栅电流源并为所述带隙基准核心电路(2)提供工作电源电压VREG，即PMOS管M10的漏极输出电压VREG为所述带隙基准核心电路(2)提供工作电源电压，因而当电路输入端INPUT具有波动电压vin时，所述带隙基准核心电路2的工作电源电压VREG的波动电压vreg小于电路输入端INPUT的波动电压vin，进而抑制电路输入端INPUT的波动电压vin对电路输出端VREF的输出电压VREF的影响。

4.根据权利要求2或3所述的一种用于DC‑DC开关电源芯片的高PSRR带隙电压源电路，其特征在于，所述电压预调整器(1)中，PMOS管M11、NMOS管M12、NMOS管M14与所述带隙基准核心电路(2)构成负反馈环路，因而当所述带隙基准核心电路(2)的工作电源电压VREG有一正波动电压，该正波动电压通过PMOS管M16、PMOS管M17支路使得PMOS管M11的栅极有一正波动电压且小于工作电源电压VREG的正波动电压，使得NMOS管M12的栅极电压增加，进而抑制所述带隙基准核心电路(2)的工作电源电压VREG增加，从而获得用于DC‑DC开关电源芯片的高PSRR低温漂的带隙基准参考电压。

5.根据权利要求1所述的一种用于DC‑DC开关电源芯片的高PSRR带隙电压源电路，其特征在于，所述带隙基准核心电路(2)包括：电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、NPN三极管Q3、NPN三极管Q4、NPN三极管Q5、NPN三极管Q6、NPN三极管Q7、NPN三极管Q8、NPN三极管Q9、NPN三极管Q10、NPN三极管Q11、NMOS管M15、PMOS管M16、PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20、PMOS管M21、NMOS管M22、NMOS管M23、PMOS管M24、PMOS管M25、PMOS管M26以及PMOS管M27，其中电阻R3的另一端分别与NPN三极管Q3的集电极、NPN三极管Q3的基极、NPN三极管Q4的集电极以及NPN三极管Q4的基极相连，NPN三极管Q3的发射极分别与NPN三极管Q5的集电极以及NPN三极管Q5的基极相连，NMOS管M15的源极分别与NPN三极管Q4的发射极、电阻R4的一端以及输出端VREF相连，电阻R4的另一端分别与电阻R5的一端、电阻R6的一端、NPN三极管Q9的基极、NPN三极管Q10的基极以及PMOS管M27的漏极相连，电阻R5的另一端分别与电阻R7的一端以及NPN三极管Q6的基极相连，电阻R7的另一端分别与NPN三极管Q7的基极以及NPN三极管Q6的集电极相连，电阻R6的另一端分别与电容C1的一端、NPN三极管Q8的基极以及NPN三极管Q7的集电极相连，NPN三极管Q7的发射极与电阻R8的一端相连，PMOS管M16的漏极与PMOS管M17的源极相连，PMOS管M17的漏极分别与PMOS管M11的栅极、NMOS管M15的栅极、电容C1的另一端以及NPN三极管Q9的集电极相连，NPN三极管Q9的发射极与电阻R9的一端相连，电阻R9的另一端与NPN三极管Q8的集电极相连，PMOS管M18的漏极与PMOS管M19的源极相连，PMOS管M19的漏极分别PMOS管M16的栅极、PMOS管M18的栅极、PMOS管M21的栅极以及NPN三极管Q10的集电极相连，NPN三极管Q10的发射极与电阻R10的一端相连，电阻R10的另一端分别与NPN三极管Q5的发射极、NPN三极管Q6的发射极、电阻R8的另一端、NPN三极管Q8的发射极、NMOS管M22的源极、NMOS管M23的源极、NPN三极管Q11的基极、NPN三极管Q11的发射极以及外部地GND相连，PMOS管M20的栅极分别与PMOS管M17的栅极、PMOS管M19的栅极、PMOS管M20的漏极以及NMOS管M22的漏极相连，PMOS管M21的漏极分别与NMOS管M22的栅极、NMOS管M23的栅极以及NMOS管M23的漏极相连，PMOS管M24的栅极分别与PMOS管M24的漏极、PMOS管M26的源极以及PMOS管M25的栅极相连，PMOS管M26的栅极分别与PMOS管M27的栅极、PMOS管M26的漏极以及NPN三极管Q11的集电极相连，PMOS管M25的漏极与PMOS管M27的源极相连。

6.根据权利要求5所述的一种用于DC‑DC开关电源芯片的高PSRR带隙电压源电路，其特征在于，所述带隙基准核心电路(2)中，NPN三极管Q8、NPN三极管Q9、电阻R9以及NMOS管M15构成负反馈使得带隙基准电路稳定，电阻R5与电阻R6完全相同，NPN三极管Q8与NPN三极管Q6完全相同且具有相同的基极‑发射极电压，电阻R5与电阻R6上具有相同的电压降，NPN三极管Q7的发射极面积是NPN三极管Q6的β倍，电阻R7与电阻R8完全相同，则流过电阻R4的电流IR4有 其中VT为与温度成正比的热电压，R7为电阻R7的阻值；NPN三极管Q11的基极与发射极短接使得NPN三极管Q11构成一个反偏二极管，PMOS管M24的沟道宽长比是PMOS管M25的N倍，PMOS管M26的沟道宽长比是PMOS管M27的N倍，则流过PMOS管M26的沟道电流I26为 其中b是一个比例系数，m为约等于‑3/2的常数，Eg为硅的带隙能量。

7.根据权利要求5或6所述的一种用于DC‑DC开关电源芯片的高PSRR带隙电压源电路，其特征在于，所述带隙基准核心电路(2)中，PMOS管M26的沟道电流I26以及流过电阻R4的电流IR4在电路输出端VREF产生的电压VREF为其中Vg0

为温度0K处硅的带隙电压，k为波尔兹曼常数，q为电子电荷量，β为NPN三极管Q7的发射极面积与NPN三极管Q6的发射极面积之比，R7为电阻R7的阻值，R4为电阻R4的阻值，R5为电阻R5的阻值，VBE6(Tr)为参考温度Tr处硅的带隙电压，T为绝对温度，N为PMOS管M26沟道宽长比与PMOS管M27沟道宽长比的比值，b是一个比例系数，m为约等于‑3/2的常数，Eg为硅的带隙能量，VT为与温度成正比的热电压，η是与工艺有关但与温度无关的常数，通过优化电路相应参数可使得 优化参数N以及电阻R5的阻值可使得

因子 补偿因子 的温度非线性，进而获得低温漂的带隙基准电压。