1.一种基于DSP的三通道采集处理板，包括FPGA芯片、ADC芯片、DSP芯片、时钟、FLASH模块、DDR模块、时钟分配模块、宽带电源模块、电气接口和开关，其特征在于：所述FPGA芯片上连接有ADC芯片、时钟分配模块、SPI天线和天线控制IO，所述FPGA芯片与DSP芯片相连接，且DSP芯片上连接有DDR模块、FLASH模块和以太网模块，所述FPGA芯片采用XC7K410T‑

2FFG900I，所述DSP芯片采用TMS320C6678ACYPA。

2.根据权利要求1所述的一种基于DSP的三通道采集处理板，其特征在于：所述ADC芯片设置有3片分别为ADC1芯片、ADC2芯片和ADC3芯片，且ADC芯片与模拟IF接口相连接，并且ADC芯片采用AD9265BCPZ‑125，其中，采样率为125MPS，分辨率为16Bit。

3.根据权利要求1所述的一种基于DSP的三通道采集处理板，其特征在于：所述SPI天线设置有3路，且SPI天线的接口为1路3线接口。

4.根据权利要求1所述的一种基于DSP的三通道采集处理板，其特征在于：所述电气接口包括中频信号接口(1)、外部时钟输入接口(2)、电源接口(3)、16路TTL扩展接口(4)、1路SPI控制接(5)和1000M以太网接口(6)，其中，中频信号接口(1)为3路SMA/50Ω，外部时钟输入接口(2)为2路SMA/50Ω，电源接口(3)为普通DC电源座。

5.根据权利要求1所述的一种基于DSP的三通道采集处理板，其特征在于：所述开关包括上电/断电开关、FPGA_PROG_B按钮和PS上电复位、系统复位按钮。

6.根据权利要求1所述的一种基于DSP的三通道采集处理板，其特征在于：所述时钟分为系统时钟、用户时钟和PS时钟，其中：系统时钟由200MHzLVDS振荡器提供时钟源，且该时钟源连接到XC7Z030的位于PL上的MRCC管脚，频率抖动为50ppm；

用户时钟为可编程低抖动3.3VLVDS差分振荡器，且连接到PL的MRCC管脚，上电默认时钟频率为156.250MHz，用户可通过I2C接口修改时钟频率，频率抖动为50ppm；

PS时钟由1.8VLVCMOS单端固定33.33333MHz振荡器提供，该时钟连接到PS上的PS_clk管脚频率抖动为50ppm。