1.一种低功耗快速动态比较器，其特征在于，包括：预放大器(1)、比较电路(2)及锁存器(3)，其中所述预放大器(1)的信号输出端接所述比较电路(2)的信号输入端，所述比较电路(2)的信号输出端接所述锁存器(3)的信号输入端；所述预放大器(1)对输入端VN以及输入端VP的输入信号进行预放大并在输出端VNN与输出端VPP输出信号，所述比较电路(2)对所述预放大器(1)的输出端VNN及输出端VPP的信号进行动态比较并为所述锁存器(3)提供输入信号，所述锁存器(3)接收所述比较电路(2)的输出信号并在时钟信号CLK的作用下实现锁存。

2.根据权利要求1所述的一种低功耗快速动态比较器，其特征在于，所述预放大器(1)包括：NMOS管M1、NMOS管M2、NMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10及NMOS管M11，其中PMOS管M8的源极分别与PMOS管M9的源极以及外部电源VDD相连，PMOS管M8的栅极分别与PMOS管M9的栅极以及偏置电压端VB相连，PMOS管M8的漏极分别与PMOS管M8的衬底、PMOS管M6的源极以及PMOS管M4的源极相连，PMOS管M6的栅极与时钟信号CLK相连，PMOS管M6的漏极分别与PMOS管M4的漏极、NMOS管M2的漏极、PMOS管M10的源极、NMOS管M11的源极、PMOS管M5的栅极、NMOS管M18的栅极以及所述预放大器(1)的一输出端VNN相连，PMOS管M4的栅极分别与PMOS管M5的漏极、PMOS管M7的漏极、PMOS管M10的漏极、NMOS管M11的漏极、NMOS管M3的漏极、NMOS管M17的栅极以及所述预放大器(1)的另一输出端VPP相连，PMOS管M10的栅极与时钟信号CLK相连，NMOS管M11的栅极与时钟信号CLKF相连，NMOS管M2的栅极与输入端VN相连，NMOS管M2的源极分别与NMOS管M3的源极以及NMOS管M3的漏极相连，NMOS管M1的栅极与时钟信号CLK相连，NMOS管的源极与外部地GND相连，PMOS管M9的漏极分别与PMOS管M9的衬底、PMOS管M5的源极以及PMOS管M7的源极相连，PMOS管M7的栅极与时钟信号CLK相连，NMOS管M3的栅极与输入端VP相连。

3.根据权利要求2所述的一种低功耗快速动态比较器，其特征在于，所述预放大器(1)中，PMOS管M8的衬底与PMOS管M8的漏极短接构成体二极管，PMOS管M9的衬底与PMOS管M9的漏极短接构成体二极管，降低电路的动态功耗；构成体二极管的PMOS管M8栅极以及构成体二极管的PMOS管M9栅极均接偏置电压端VB，通过偏置电压端VB改变PMOS管M8以及PMOS管M9的栅极电压，从而调节体二极管的压降，调节比较器的速度；PMOS管M4与PMOS管M5构成背靠背交叉耦合的晶体管并级联到预放大器的输入对管，提高预放大器的增益；PMOS管M6受时钟信号CLK控制且其源/漏极分别与PMOS管M4的源/漏极连接，PMOS管M7受时钟信号CLK控制且其源/漏极分别与PMOS管M5的源/漏极连接，使得预放大器的输出节点在复位阶段能快速充到高电平；PMOS管M10与NMOS管M11构成传输门，在时钟信号CLK为低电平时使得预放大器两输出端的电荷一致。

4.根据权利要求3所述的一种低功耗快速动态比较器，其特征在于，所述预放大器(1)中，增加由PMOS管M8构成的体二极管以及由PMOS管M9构成的体二极管，降低预放大器延时，降低的延时为T1，当输入端VN与输入端VP具有相同电位，NMOS管M2的漏极电流ID2与NMOS管M3的漏极电流ID3有ID2＝ID3，预放大器的输出端VNN以及输出端VPP的寄生电容均为C，则预放大器降低的延时T1＝C×(VDD‑VTHP)/ID2，其中，VDD为外部电源VDD的电压，VTHP为PMOS管的阈值电压。

5.根据权利要求1‑4任一项所述的一种低功耗快速动态比较器，其特征在于，所述比较电路(2)包括：PMOS管M12、PMOS管M13、PMOS管M14、NMOS管M15、NMOS管M16、NMOS管M17以及NMOS管M18，其中PMOS管M12的源极与外部电源VDD相连，PMOS管M12的栅极与时钟信号CLKF相连，PMOS管M12的漏极分别与PMOS管M13的源极以及PMOS管M14的源极相连，PMOS管M13的栅极分别与NMOS管M15的栅极、PMOS管M14的漏极、NMOS管M16的漏极、NMOS管M18的漏极、与非门nand1的一输入端以及所述比较电路(2)的一输出端VON相连，PMOS管M13的漏极分别与NMOS管M17的漏极、NMOS管M15的漏极、PMOS管M14的栅极、NMOS管M16的栅极、与非门nand2的一输入端以及所述比较电路(2)的另一输出端VOP相连，NMOS管M17的源极分别与NMOS管M15的源极、NMOS管M16的源极、NMOS管M18的源极以及外部地GND相连。

6.根据权利要求5所述的一种低功耗快速动态比较器，其特征在于，所述比较电路(2)中，NMOS管M17与NMOS管M18为比较电路的输入管且接收所述预放大器1的输出信号，PMOS管M13与NMOS管M15构成反相器1，PMOS管M14与NMOS管M16构成反相器2，反相器1与反相器2采用背靠背交叉耦合连接形成正反馈结构，使系统在一个稳定状态下工作。

7.根据权利要求5所述的一种低功耗快速动态比较器，其特征在于，所述锁存器(3)包括：与非门nand1、与非门nand2、与非门nand3以及与非门nand4，其中与非门nand1的另一输入端分别与与非门nand2的另一输入端以及时钟信号CLK相连，与非门nand1的输出端与与非门nand3的一输入端相连，与非门nand3的另一输入端与与非门nand4的输出端相连，与非门nand2的输出端与与非门nand4的一输入端相连，与非门nand4的另一输入端分别与与非门nand3的输出端以及低功耗快速动态比较器的输出端Vout相连。

8.根据权利要求7所述的一种低功耗快速动态比较器，其特征在于，所述锁存器(3)中，与非门nand1以及与非门nand2的一输入端均接时钟信号CLK，当时钟信号CLK为高电平时锁存器接收所述比较电路(2)的输出端VON以及输出端VOP的信号，与非门nand3、与非门nand4构成同步RS触发器，当时钟信号CLK为高电平时，锁存器的输出端Vout的输出为其中，VOUT(n+1)为锁存器下一时刻输出端Vout的输出信号，VOUT(n)为输出端Vout当前时刻的输出信号， 为比较电路的输出端VOP的输出数字信号Vop的相反信号，VON为比较电路的输出端VON的输出数字信号；当时钟信号CLK为低电平时，锁存器的输出端Vout处于保持状态，此时有VOUT(n+1)＝VOUT(n)。